1、隨著便攜式電子產(chǎn)品的普及,電源管理解決方案不斷追求高效率、小芯片面積、低成本,這使得LDO越來(lái)越受歡迎。無(wú)片外電容的LDO可實(shí)現(xiàn)片上集成,隨著SOC的進(jìn)一步發(fā)展,必將越來(lái)越成為主流。片上集成減小了PCB的面積,但同時(shí)也對(duì)電路設(shè)計(jì)師提出了新的挑戰(zhàn)。傳統(tǒng)結(jié)構(gòu)的LDO嚴(yán)格選擇片外電容的ESR(等效串聯(lián)電阻)范圍,以保證多極點(diǎn)系統(tǒng)的穩(wěn)定性;并且,大的片外電容可以在負(fù)載電流發(fā)生跳變時(shí)為負(fù)載電路提供電荷,提高LDO的瞬態(tài)響應(yīng)。
　　 針對(duì)以

2、上問(wèn)題,設(shè)計(jì)了一種具有負(fù)載調(diào)整補(bǔ)償結(jié)構(gòu)的單級(jí)LDO,達(dá)到去除片外電容,提高瞬態(tài)響應(yīng)的目的。使在無(wú)需輸出大的片外電容前提下具有響應(yīng)快速負(fù)載電流變化的能力,減少由于負(fù)載電流迅速變化引起的電壓紋波。同時(shí)僅依靠100pF的片上寄生電容使LDO在負(fù)載變化的情況下仍能保持穩(wěn)定,減少LDO的芯片面積,從而使其適用于SOC的集成。
　　 芯片采用SMIC0.18μm,1.8V/3.3VCMOS1P6M工藝,面積為1055μm×1300μm。測(cè)試