1、電路進(jìn)化設(shè)計(jì)是演化硬件(Evolvable Hardware：EHW)的一個(gè)重要分支，通過(guò)模擬自然界生物進(jìn)化過(guò)程可以在無(wú)需人為干涉的條件下通過(guò)進(jìn)化操作來(lái)進(jìn)行電路設(shè)計(jì)，也是演化硬件近年來(lái)的一個(gè)研究熱點(diǎn)。然而，電路進(jìn)化設(shè)計(jì)問(wèn)題的研究目前還處于起步階段，很多問(wèn)題需要進(jìn)行深入的研究。如何改進(jìn)電路進(jìn)化設(shè)計(jì)的收斂速度、規(guī)模和實(shí)際應(yīng)用等，仍是極具挑戰(zhàn)性的問(wèn)題。本文的研究工作主要關(guān)于模擬電路的進(jìn)化設(shè)計(jì)，分別從電路的協(xié)同進(jìn)化設(shè)計(jì)、基于主動(dòng)偏差的容差電路進(jìn)

2、化設(shè)計(jì)以及模擬電路的多目標(biāo)優(yōu)化設(shè)計(jì)幾個(gè)方面進(jìn)行了研究。具體而言，主要研究工作有：
　　 (1)針對(duì)電路進(jìn)化設(shè)計(jì)中的電路規(guī)模與收斂速度問(wèn)題，本論文通過(guò)調(diào)研發(fā)現(xiàn)協(xié)同進(jìn)化在解決復(fù)雜問(wèn)題上具有很大的優(yōu)勢(shì)，并將協(xié)同進(jìn)化機(jī)制與遺傳規(guī)劃相結(jié)合提出了COGP進(jìn)行電路設(shè)計(jì)。在此基礎(chǔ)上，將COGP算法與現(xiàn)有的分而治之設(shè)計(jì)方法相結(jié)合。結(jié)合后的方法能夠進(jìn)化較大規(guī)模電路，解決可擴(kuò)展性問(wèn)題，并且提高了電路進(jìn)化設(shè)計(jì)的收斂速度。多組電路進(jìn)化的實(shí)驗(yàn)結(jié)果驗(yàn)證了該

3、算法的有效性。
　　 (2)模擬電路中的分立器件的器件值非常容易受到制造公差、器件老化以及環(huán)境變化等因素的影響而發(fā)生漂移，因此模擬電路的容差設(shè)計(jì)顯得非常必要。本文從進(jìn)化的角度提出了一種新的電路容差設(shè)計(jì)方法。首先，給出了器件參數(shù)漂移的進(jìn)化模型——主動(dòng)偏差模型，用來(lái)模仿模擬電路中器件的標(biāo)稱(chēng)值與實(shí)際值之間產(chǎn)生漂移的現(xiàn)象。然后，運(yùn)用主動(dòng)偏差模型進(jìn)行電路的容差設(shè)計(jì)，提出了基于主動(dòng)偏差的混合GP算法。使用該算法在容差設(shè)計(jì)過(guò)程中電路對(duì)器件參數(shù)

4、漂移的容忍范圍可以通過(guò)設(shè)定器件的主動(dòng)偏差范圍進(jìn)行設(shè)定，具有很大的靈活性。通過(guò)實(shí)驗(yàn)證明該方法可以有效提高所設(shè)計(jì)電路的容差范圍，且容差范圍可調(diào)，在模擬電路容差設(shè)計(jì)方面具有很大潛能。
　　 (3)針對(duì)模擬電路的多目標(biāo)設(shè)計(jì)問(wèn)題，本文實(shí)現(xiàn)了一種基于快速Parato排序的多目標(biāo)優(yōu)化方法——NSGP。該方法充分利用了快速Parato排序與GP的優(yōu)點(diǎn)，進(jìn)化過(guò)程中可以同時(shí)兼顧電路的性能和電路的規(guī)模兩個(gè)目標(biāo)。通過(guò)實(shí)驗(yàn)證明了NSGP方法可以一次設(shè)計(jì)出