1、該文研究了鎖相環(huán)實現(xiàn)的高速CMOS時鐘恢復電路的低噪聲設計問題.首先,介紹了時鐘恢復電路的基本概念.討論了常見基帶通信編碼,以及編碼的相關問題.接著討論了常見時鐘恢復電路并分析了各自的優(yōu)缺點,介紹了現(xiàn)有的一些工作.在這些結構中,該文選取了采用鎖相環(huán)實現(xiàn)數(shù)據(jù)時鐘恢復.其次,研究了環(huán)型振蕩器的相位噪聲特性.討論了電源/地噪聲以及襯底耦合噪聲的影響,以及基本抑制方法.對比了幾種結構的電源抑制性能.在Razavi工作的基礎上,深入分析了環(huán)振中存

2、在三種噪聲發(fā)生機制.重點討論了閃爍噪聲和環(huán)路成型的熱噪聲.根據(jù)提出的閃爍噪聲頻率域搬移機制,給出了閃爍噪聲的優(yōu)化方法,并通過仿真得到了驗證.根據(jù)提出的環(huán)路成型熱噪聲發(fā)生機制,提出了一種改進的相位噪聲模型,考慮了環(huán)振非線性對相位噪聲的影響;根據(jù)新模型,討論了環(huán)振級數(shù)n和對管尺寸S的影響.對熱噪聲模型進行了流片驗證,測試結果與理論分析能夠很好的吻合;此外,新模型能夠解釋一些新型環(huán)振的相位噪聲特性;根據(jù)新模型,討論了低噪聲振蕩器設計的一般原則

3、.最后,介紹了流片測試結果.接著,討論了常用的電荷泵鎖相環(huán)的基本原理.在s域討論2階/3階CP-PLL的線性建立特性,驗證了文獻[13]中的相位裕度優(yōu)化結果.討論了幾種常見的離散時間建模方法,并進行了初步的比較;重點分析了沖激響應不變變換的存在錯誤的原因,并對其進行了修正.分別在s域和z域分析了環(huán)路的噪聲傳遞特性,在z域討論了時鐘噪聲和VCO噪聲引起的環(huán)路輸出長期抖動.根據(jù)分析的結果,討論了環(huán)路低噪聲設計的基本原則.最后,討論了時鐘恢復