1、隨著互聯(lián)網(wǎng)日趨普及，各式各樣的通信設(shè)備也日漸受到消費(fèi)者的歡迎，令數(shù)據(jù)傳輸?shù)男枨蠹眲≡黾?。LVDS（低壓差分信號）采用高速模擬電路技術(shù)，可確保導(dǎo)線能夠支持千兆以上的數(shù)據(jù)傳輸，串行數(shù)據(jù)收發(fā)芯片使通訊系統(tǒng)實現(xiàn)了高速、低成本。 本文介紹了基于低壓差分信號（LVDS）的串行數(shù)據(jù)收發(fā)芯片的原理、電路及版圖設(shè)計，對電路進(jìn)行的仿真結(jié)果表明，該芯片有較寬的數(shù)率范圍（可接收的串行數(shù)據(jù)速率為250MHz～800MHz）。在發(fā)送部分的電路設(shè)計中，設(shè)計了

2、高性能的PLL單元、數(shù)據(jù)的并串轉(zhuǎn)換單元。在接收部分，詳細(xì)介紹了一種寬頻率的數(shù)據(jù)時鐘恢復(fù)電路的設(shè)計、數(shù)據(jù)的串并轉(zhuǎn)換單元中字節(jié)時鐘與并行數(shù)據(jù)同步的電路設(shè)計。LVDS輸出（發(fā)送器）采用反饋控制的方式穩(wěn)定發(fā)送器的輸出共模電壓，LVDS的輸入（接收器）采用了輸入共模電壓范圍大、線路簡單的輸入級，并加入了失效保護(hù)電路的設(shè)計。最后，介紹了版圖設(shè)計時的基本規(guī)則及需要注意的問題。 本設(shè)計采用CHRT .35微米工藝設(shè)計。整個收發(fā)芯片版圖經(jīng)過Cad