版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、在半導(dǎo)體制造業(yè)中,自對(duì)準(zhǔn)金屬硅化物被廣泛應(yīng)用在源、漏、柵極與金屬之間的接觸,在大規(guī)模和超大規(guī)模CMOS邏輯集成電路技術(shù)中起著非常重要的作用。隨著晶體管集成度越來(lái)越高,器件尺寸越來(lái)越小,金屬硅化物也不斷地在發(fā)展變化。在進(jìn)入65nm以及45nm技術(shù)節(jié)點(diǎn)以后,由于線寬效應(yīng)的制約,業(yè)界轉(zhuǎn)而采用硅化鎳取代原有的硅化鈷,以降低電阻值并減少漏電流,獲得更高的器件性能。但由于鎳原子比較活躍,并且硅化鎳在高溫下不穩(wěn)定,會(huì)轉(zhuǎn)變?yōu)楦唠娮柘唷6益囋尤菀装l(fā)生
2、過(guò)度擴(kuò)散進(jìn)入器件深處,嚴(yán)重影響器件性能并降低產(chǎn)品良率。通常采用添加其他金屬元素來(lái)增強(qiáng)硅化鎳的熱穩(wěn)定性。
本文通過(guò)研究分析鎳的擴(kuò)散發(fā)生機(jī)制,針對(duì)鎳硅化物工藝進(jìn)行對(duì)比實(shí)驗(yàn),優(yōu)化了其制備工藝。實(shí)驗(yàn)分別對(duì)比了不同溫度快速退火對(duì)鎳擴(kuò)散的影響,并通過(guò)調(diào)整濺射工藝參數(shù),來(lái)比較不同條件下沉積的鎳鉑薄膜中鉑含量以及它對(duì)鎳擴(kuò)散的影響;還對(duì)比研究了不同的鎳硅化物制備工藝條件對(duì)鎳擴(kuò)散的影響。通過(guò)這些實(shí)驗(yàn),找到了兩種有效解決鎳擴(kuò)散問(wèn)題的制備方案。在
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于65nm CMOS工藝的高速SRAM設(shè)計(jì).pdf
- 基于65nm CMOS工藝的低功耗觸發(fā)器設(shè)計(jì).pdf
- 基于65nm CMOS的快速響應(yīng)LDO設(shè)計(jì).pdf
- 40納米鎳硅化物工藝研究.pdf
- 65nm溝槽刻蝕工藝研發(fā).pdf
- 65nm CMOS工藝28Gb-s EAM驅(qū)動(dòng)器設(shè)計(jì).pdf
- 基于65nm CMOS工藝的系統(tǒng)芯片專用模擬IP研究與設(shè)計(jì).pdf
- 65nm SRAM的設(shè)計(jì).pdf
- 65nm CMOS工藝10-Gb-s全速率CDR電路設(shè)計(jì).pdf
- 基于65nm CMOS工藝高速低功耗SAR ADC的研究與設(shè)計(jì).pdf
- 基于65nm CMOS工藝的低功耗模擬基帶電路研究與設(shè)計(jì).pdf
- 65nm體硅CMOS工藝下單粒子瞬態(tài)效應(yīng)加固方法的研究.pdf
- 65nm CMOS工藝22Gb-s VCSEL驅(qū)動(dòng)器電路設(shè)計(jì).pdf
- 基于65nm CMOS工藝高精度片上溫度傳感器設(shè)計(jì).pdf
- 65nm NOR Flash工藝整合技術(shù)研究.pdf
- 基于65NM體硅CMOS工藝SRAM 6管單元抗輻射加固技術(shù)的研究.pdf
- 基于65nm CMOS的10位低功耗逐次逼近ADC.pdf
- 基于65nm工藝的256Bit eFuse設(shè)計(jì).pdf
- 基于65nm CMOS工藝低能耗低噪聲LC振蕩器研究與設(shè)計(jì).pdf
- 40Gb-s 65nm CMOS工藝光接收機(jī)前端放大器設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論