1、隨著半導體技術和系統(tǒng)設計技術的發(fā)展，以IP核為基礎的集成電路設計形式得到極大的重視和長足的發(fā)展，同時32位嵌入式RISC處理器已成為高中端嵌入式應用和設計的主流。在參與設計兼容ARM指令集的RISCCPU過程中，本文重點對運算模塊和整個CPU軟核的可測性進行了設計。 整個設計從總體結構到局部功能的實現(xiàn)采用了自頂向下的設計方法和模塊化的設計思想。CPU采用五級流水線結構，通過對指令集分析確定了其系統(tǒng)結構劃分成取指模塊、運算模塊、寄

2、存器堆模塊、系統(tǒng)總線模塊和控制器五大模塊。本文所設計的運算模塊實現(xiàn)了桶式移位器、算術邏輯單元以及32位乘法器，支持ARM指令集中所有算術運算和邏輯運算。桶式移位器通過比較全譯碼和部分譯碼兩種實現(xiàn)方案，選擇速度較快的全譯碼方式實現(xiàn)。利用綜合工具資源共享的優(yōu)化手段，并通過邏輯表達式的等價變換，設計了基于資源共享的算術邏輯單元，節(jié)約了面積。32位乘法器采用改進的基4布斯算法減少部分積的個數；并通過數學計算預處理符號擴展，使得部分積符號擴展電路

3、簡單規(guī)整。部分積累加時，采用4-2計數器實現(xiàn)華萊士樹，提高了乘法器平行處理的速度。 可測性設計(designfortest，DFT)就是指為了使測試(制造測試)盡可能簡單而有意識地在設計中加入一定附加邏輯的設計方法。本文在對目前主要的可測性設計方法進行研究的基礎上，根據所設計CPU的結構特點，采用了邊界掃描技術和基于BILBO的內建自測試技術結合的可測性設計方案?；贐ILBO的內建自測試技術是將掃描技術與內建自測試技術(Bui