1、本文主要對數字下變頻器的FPGA設計與實現進行了研究分析，完成了其主要功能模塊的設計、仿真驗證，進行了初步的數字下變頻系統(tǒng)級仿真驗證以及初步的硬件測試。研究目標是利用FPGA設計實現一個單通道的專用寬帶數字下變頻器件，作為先前設計的信道化模塊的數字前端，完成AD后的數字信號處理。本課題所設計的數字下變頻的輸出信號為2.56MHz，輸出帶寬為2M（1± M），帶外抑制達到70dB以上。
　　首先在深入研究數字下變頻器結構和相關理論算

2、法的基礎上，分析數字下變頻器的整體性能和各主要模塊之間的制約關系。器件結構參考市面上的主流DDC芯片架構設計。本文采用自頂向下的設計方法，針對數字下變頻的各主要功能模塊進行設計與實現，完成了CORDIC、CIC、HB和FIR等關鍵功能模塊的設計與仿真。最后將這些模塊連接起來，實現了數字下變頻器。
　　其次根據軟件無線電的特點，設計通用的軟件無線電硬件測試平臺。本平臺ADC采用凌特公司的LTC2208芯片，FPGA則采用賽靈思公司的