1、本論文的研究工作主要圍繞大型LED顯示系統(tǒng)的下位機(jī)的研制與開發(fā)。為保證一定的顯示質(zhì)量，LED顯示系統(tǒng)顯示需要達(dá)到一定幀頻，單位時間內(nèi)下位機(jī)主控板傳輸?shù)絃ED顯示屏數(shù)據(jù)量很大，因此要求下位機(jī)到LED顯示屏具有較高的數(shù)據(jù)傳輸速度和效率，否則會出現(xiàn)屏閃現(xiàn)象。本文闡述了一般大型LED顯示系統(tǒng)的設(shè)計(jì)難點(diǎn)，著重分析了下位機(jī)到LED屏數(shù)據(jù)傳輸過程及限制數(shù)據(jù)傳輸效率和速度的瓶頸，針對并行和串行兩種數(shù)據(jù)傳輸方式的LED顯示屏分別提出了一種DMA數(shù)據(jù)傳輸方

2、案，并給出了詳細(xì)的軟、硬件實(shí)現(xiàn)。 在并行DMA數(shù)據(jù)傳輸方案中，數(shù)據(jù)傳輸采用并行總線方式。本文提出將橫向級聯(lián)的LED條屏虛擬的看成一段連續(xù)的存儲單元，直接使用S3C44BOX內(nèi)部的DMA控制器硬件完成數(shù)據(jù)的傳輸控制，節(jié)省了傳統(tǒng)使用軟件指令傳輸數(shù)據(jù)額外的軟件開銷，大大提高了數(shù)據(jù)傳輸?shù)乃俣群托省?在串行DMA數(shù)據(jù)傳輸方案中，數(shù)據(jù)傳輸采用串行移位方式。在此方案中，DMA控制器工作在on_the_fly模式下，它將數(shù)據(jù)連續(xù)的讀取

3、到數(shù)據(jù)總線上：S3C44BOX外圍的FPGA利用S3C44BOX的DMA應(yīng)答信號和訪問存儲器的控制信號將連續(xù)讀取到數(shù)據(jù)總線上的并行數(shù)據(jù)截獲并自動串行發(fā)送出去。并行數(shù)據(jù)的截獲和數(shù)據(jù)串行發(fā)送在時間上是重疊的，因此該方案比并行DMA數(shù)據(jù)傳輸方案進(jìn)一步提高了數(shù)據(jù)傳輸效率，數(shù)據(jù)傳輸也更加可靠。 本文提出的并行和串行兩種DMA數(shù)據(jù)傳輸方案，都是硬件傳輸數(shù)據(jù)方案，擺脫了軟件控制數(shù)據(jù)傳輸額外的軟件開銷，大大提高了數(shù)據(jù)傳輸?shù)男屎退俣?，在保證一定