1、隨著集成電路產(chǎn)業(yè)的發(fā)展，便攜式電子產(chǎn)品獲得迅猛的發(fā)展及普及，以及特征尺寸的持續(xù)縮小和芯片的密度的不斷相應(yīng)增加，降低電路的功耗成為IC設(shè)計(jì)所關(guān)注的一個(gè)焦點(diǎn)，因此對(duì)模擬電路設(shè)計(jì)者來說降低電路的功耗也是一個(gè)艱巨的挑戰(zhàn)。同時(shí)，模擬電路本身有復(fù)雜多樣的設(shè)計(jì)指標(biāo)，而且這些指標(biāo)又與器件的尺寸及工藝參數(shù)有關(guān)，再考慮到市場(chǎng)競(jìng)爭(zhēng)的壓力，因此如何縮短設(shè)計(jì)周期也是電路設(shè)計(jì)者所要面對(duì)的一個(gè)難題。 本文主要介紹一種嶄新的優(yōu)化設(shè)計(jì)方法，該方法是由MOS管gm

2、/Id參數(shù)的一些特性為出發(fā)點(diǎn)而發(fā)展起來的，其中為了降低每個(gè)器件的功耗可以通過合理的選擇gm/Id值大的器件和較小的MOS管柵長(zhǎng)L來實(shí)現(xiàn)，進(jìn)而使整個(gè)電路的功耗降低。gm/Id參數(shù)是一個(gè)與MOS管的性能直接相關(guān)的參數(shù)，它既可以用來表明MOS管的工作效率，也可用來計(jì)算MOS管的尺寸。這種方法的主要優(yōu)點(diǎn)是對(duì)于給定的MOS工藝庫(kù)，gm/Id與Id/(W/L)的關(guān)系曲線是唯一的，且于MOS管的工作區(qū)域無(wú)關(guān)，故在所有工作區(qū)域上都采用統(tǒng)一的設(shè)計(jì)方法，本