1、ASIP(application specific instruction processor)是一種適用于數(shù)字信號處理領(lǐng)域的處理器?；趥鬏斢|發(fā)體系結(jié)構(gòu)(transport triggered architecture，TTA)的ASIP設(shè)計(jì)方法具有簡單性、靈活性、可編程性、模塊化、自動化的特點(diǎn),有效地克服了當(dāng)前ASIP設(shè)計(jì)的局限性,能夠快速設(shè)計(jì)出滿足特定應(yīng)用的高性能嵌入式微處理器。 本文闡述了傳輸觸發(fā)體系結(jié)構(gòu)系統(tǒng)的組成，其可

2、以通過Hybrid流水線方式最大化功能單元的并行性，而流水線的控制以及鎖信號的產(chǎn)生是由傳輸網(wǎng)絡(luò)中的valid位來決定的。描述了如何方便的對功能單元和總線數(shù)量進(jìn)行裁減，如何對功能單元中操作數(shù)寄存器、觸發(fā)寄存器、結(jié)果寄存器以及功能進(jìn)行定義。 在定義指令、功能單元、傳輸網(wǎng)絡(luò)之后，通過編譯器可以觀測到所有的指令的操作過程，從而不僅挖掘操作的并行性，而且能挖掘數(shù)據(jù)傳輸級的并行性。 本文以MOVE Framework開發(fā)工具為基礎(chǔ)，

3、針對音視頻領(lǐng)域的DCT變換和通信領(lǐng)域的FFT變換算法進(jìn)行共同優(yōu)化設(shè)計(jì)，目標(biāo)是設(shè)計(jì)出一個可以對兩種算法均有優(yōu)化的多功能處理器。最后通過圖像處理常用算法的映射，對算法的整體性能進(jìn)行評估。通過仿真結(jié)果表明，在加入專用功能單元后，速度提升大約為50％，表明基于TTA體系結(jié)構(gòu)的處理器系統(tǒng)速度超過同類其它系統(tǒng)。 本論文研究出一種可以找到對于多種算法在單個處理器系統(tǒng)實(shí)現(xiàn)的設(shè)計(jì)方法，通過這個方法就可以在TTA的架構(gòu)上面實(shí)現(xiàn)并且優(yōu)化比較復(fù)雜的算法