1、隨著視頻應(yīng)用對處理器性能要求的不斷提高，面向視頻編解碼的專用指令集處理器（Application Specific Instruction-set Processor，ASIP）設(shè)計(jì)已成為了目前的研究熱點(diǎn)之一。本文圍繞面向視頻編解碼應(yīng)用的ASIP設(shè)計(jì)及其VLSI實(shí)現(xiàn)從以下三方面展開了研究工作： 1．比特流處理器設(shè)計(jì) 針對視頻解碼應(yīng)用中的比特流解析、交長熵解碼等串行操作，提出了一種高效的比特流處理器結(jié)構(gòu)。通過分析比特流處理

2、的計(jì)算核心及速度瓶頸，針對頻繁出現(xiàn)的共性操作，如showbits、getbits、flushbits等，提出了7條變長解碼專用指令及其硬件實(shí)現(xiàn)結(jié)構(gòu)。實(shí)驗(yàn)結(jié)果表明，結(jié)合LNZ分組解碼算法，該比特流處理器在150MHz工作頻率下可以滿足高清1080i格式的H．264/AVC實(shí)時解碼性能要求。并且其硬件實(shí)現(xiàn)開銷和設(shè)計(jì)復(fù)雜度等都很小。該結(jié)構(gòu)已經(jīng)成功應(yīng)用于自主研發(fā)設(shè)計(jì)的Spock處理器中的變長編解碼（Variable Leng Coding/De

3、coding，VLX）特殊功能執(zhí)行單元。這使得Spock在視頻編解碼應(yīng)用中的性能得到了大大提高，能夠勝任流處理器的角色。 2．并行存儲結(jié)構(gòu)設(shè)計(jì) 針對SIMD（Single Instruction Multiple Data）處理器在視頻編解碼中內(nèi)存讀寫操作帶來的大量額外非計(jì)算開銷，提出了一種高效的2維并行存儲結(jié)構(gòu)。結(jié)合視頻編解碼主要算法，分析所需的數(shù)據(jù)存取格式，提出了兩種數(shù)據(jù)交織存儲方案A-scheme和S-scheme

4、。它們分別為視頻應(yīng)用中的兩種數(shù)據(jù)類型（8bit像素和16bit變換系數(shù)）提供2維空間行列方向上數(shù)據(jù)的連續(xù)并行訪問和間隔步長為21的并行訪問。實(shí)驗(yàn)結(jié)果表明，在H．264實(shí)時解碼中，該并行存儲器結(jié)構(gòu)比字節(jié)尋址存儲結(jié)構(gòu)性能平均提高了1．28倍。同時，提出的硬件實(shí)現(xiàn)結(jié)構(gòu)簡單，并易于在不同數(shù)據(jù)總線寬度的處理器平臺上擴(kuò)展。隨著數(shù)據(jù)帶寬的增加，其優(yōu)勢更為明顯。 3． Shubert處理器設(shè)計(jì) 針對傳統(tǒng)SIMD指令集體系中嚴(yán)格要求的操作

5、數(shù)格式所帶來大量的數(shù)據(jù)重新組織開銷，提出了一種顯示數(shù)據(jù)組織SIMD（Explicit Data Organization，EDO—SIMD）指令集體系結(jié)構(gòu)。它顯性地將數(shù)據(jù)置換信息聲明在指令中，將數(shù)據(jù)組織與數(shù)據(jù)運(yùn)算操作合并在一起執(zhí)行，由在寄存器文件和SIMD計(jì)算單元之間增加的數(shù)據(jù)置換網(wǎng)絡(luò)提供靈活的操作數(shù)格式，從而有效提高SIMD處理器的并行性能。我們自主研發(fā)了支持EDO－SIMD指令體系的Schubert視頻處理器。它是基于非耦合的存取/