1、隨著半導(dǎo)體材料及工藝水平的飛速發(fā)展，高速大規(guī)模集成電路的集成度和工作速度得到了不斷的提高。隨著系統(tǒng)芯片(SOC)的出現(xiàn)，片內(nèi)互連線問(wèn)題已經(jīng)成為目前集成電路設(shè)計(jì)中最具挑戰(zhàn)性的課題之一。作為高速集成電路系統(tǒng)中信號(hào)互連線的多導(dǎo)體傳輸線，其時(shí)域響應(yīng)分析成了保證高速電子信息系統(tǒng)正常工作的必需環(huán)節(jié)?；ミB的傳輸線效應(yīng)成為限制系統(tǒng)整體性能的“瓶頸”。傳統(tǒng)的EDA設(shè)計(jì)中的基于集總電路概念的參數(shù)提取算法已經(jīng)失去準(zhǔn)確性，因此對(duì)互連和封裝結(jié)構(gòu)進(jìn)行電磁建模和參數(shù)

2、提取，對(duì)于高速集成電路設(shè)計(jì)具有重要的意義，它是一系列后續(xù)工作的基礎(chǔ)。本論文所涉及的研究課題即是高速集成電路中互連傳輸線的電磁建模和參數(shù)提取及其研究方法，以片內(nèi)互連線的關(guān)鍵長(zhǎng)線為主要研究對(duì)象，在分析互連電特性的同時(shí)，側(cè)重寄生參數(shù)提取方法的研究。
　　 本論文采用時(shí)域多分辨分析(MRTD)方法對(duì)互連線進(jìn)行數(shù)值計(jì)算，它通過(guò)降低網(wǎng)格點(diǎn)密度，可以節(jié)省計(jì)算機(jī)的CPU運(yùn)行時(shí)間和內(nèi)存量。本文討論了MRTD的理論原理，補(bǔ)充和完善了MRTD的推導(dǎo)，