1、隨著電子技術的飛速發(fā)展和軍隊現(xiàn)代化水平的提高，軍隊對電子設備的依賴性增加，電子對抗已成為現(xiàn)代戰(zhàn)爭的重要作戰(zhàn)手段。而雷達干擾技術作為電子對抗的重要組成部分，也得到了越來越廣泛的應用。在雷達干擾機的研制過程中，為了節(jié)約成本、方便調試，往往要開發(fā)專用的測試平臺對其進行功能驗證及數(shù)據(jù)分析。本課題研制的數(shù)據(jù)采集及波形產生測試卡即是為假目標雷達干擾機開發(fā)的測試系統(tǒng)，主要負責為雷達干擾機提供測試雷達脈沖信號并對干擾機發(fā)出的干擾信號進行采集。

2、本文介紹了測試卡的總體設計方案和理論依據(jù)，并對各個功能模塊的實現(xiàn)過程及調試要點進行了詳細的說明。論文的主要內容如下： 1.介紹了本課題的應用背景和主要任務。 2.給出了雷達干擾機測試系統(tǒng)的總體方案，并簡要介紹了相關的數(shù)字信號處理理論。 3.在硬件方面，闡述了測試卡的電路實現(xiàn)方案，分別討論了A/D轉換模塊，DDC模塊，DDR數(shù)據(jù)存儲模塊，波形產生模塊，CPCI接口模塊，F(xiàn)PGA加密模塊的芯片選擇和實現(xiàn)方法。最后介紹