1、集成電路生產工藝正如摩爾理論(單芯片上所能集成的晶體管數目每18個月翻一番)預料的速度飛速發(fā)展，一塊芯片上集成的門數已突破千萬門，而上市時間卻越來越短，一款芯片的設計周期從設計規(guī)格書到流片成功可能只需要5個月，這對設計人員提出了更高的要求。同時處理器的功能越來越強大，片上集成了豐富的外設，同時DSP核的處理速度已達到GHz級，這正是為了應對當前日新月異的多媒體應用。 由浙江大學信息與通信工程研究所SOC R&D小組開發(fā)的具有自主

2、知識產權的DSP處理器——MediaDSP1601已完成流片，芯片采用SMIC 0.18μm 6層CMOS工藝加工，在核心電壓1.8V情況下，可工作在0-162MHz。本文在此基礎上進行了面向媒體系統(tǒng)應用的MediaDSP1600(簡稱MD16)IP核的優(yōu)化設計，著重探討了數字信號處理器的指令譯碼問題、具有RISC流水化結構的數字信號處理器的流水線優(yōu)化以及低功耗問題和IP核面向系統(tǒng)應用的其他相關設計問題。 本文通過分析MD16的

3、指令集結構，并根據MD16 IP核的優(yōu)化目標提出了MD16的譯碼結構優(yōu)化設計，與原譯碼器相比，分層譯碼結構使得兩層譯碼得以流水化，從而速度更快，而分類譯碼結構則使不相關的譯碼子模塊不工作，因而功耗更小。在完成譯碼優(yōu)化設計后，對MDl6的指令集進行了驗證，在原指令集驗證平臺基礎上提出了一種指令驗證流程，通過指令分類，指令生成，指令運行，結果反饋和覆蓋率反饋幾個階段，保證了設計的正確性。 MD16的一大特色是有一個類RISC流水線，

4、本文研究了基于RISC流水線的DSP性能優(yōu)化，通過分析流水線劃分，關鍵路徑和數據流信息，采用流水化，邏輯復制等多種方法優(yōu)化關鍵路徑，達到了優(yōu)化目標。并通過分析MD16的組織構成，在RTL級進行了基于門控時鐘的低功耗設計，使其具有了四種低功耗模式。 MD16作為面向嵌入式媒體系統(tǒng)應用的IP核，在經過譯碼和流水線優(yōu)化設計后仍需要進行面向系統(tǒng)的相關設計研究。本文研究了IP核面向SoC的兩大關鍵問題：可測性設計和外圍接口技術。通過分析基