1、在DSP設(shè)計中,由于數(shù)據(jù)通路決定時鐘周期且占據(jù)相當大的芯片面積,因此,數(shù)據(jù)通路是決定微處理器性能和價格的主要因素。本文主要探討了rDSP數(shù)據(jù)通路的優(yōu)化設(shè)計,主要內(nèi)容和創(chuàng)新包括:1、在分析傳統(tǒng)對數(shù)移位器實現(xiàn)的基礎(chǔ)上,提出了一種新的移位器右移級間互連方案,將二進制補碼直接用于移位器部件,從而避免了傳統(tǒng)設(shè)計中的加法器、逆序電路對關(guān)鍵路徑的影響。2、完成了40位加法器的設(shè)計。該加法器采用平方根分組進位結(jié)構(gòu),通過超前進位鏈計算第16位進位,從而支

2、持雙16位模式,以方便一些數(shù)字信號處理算法,并針對組內(nèi)和組間的進位鏈提出了優(yōu)化的算法。3、分析實現(xiàn)ALU的兩種傳統(tǒng)結(jié)構(gòu),針對將算術(shù)運算和邏輯運算單元分開這一方案的不足,重新設(shè)計了ALU的實現(xiàn)構(gòu)架,以較小的代價和較短的執(zhí)行時間完成了ALU的設(shè)計。4、乘法器是DSP處理器中的關(guān)鍵部件,乘法器的設(shè)計關(guān)系到DSP處理器的性能好壞。采用改進的Booth編碼、五層的Wallace Tree結(jié)構(gòu)和超前進位加法器完成了乘累加的實現(xiàn),并著重考慮了對有符號