VSIPL并行化中處理器映射機制的研究.pdf_第1頁
已閱讀1頁,還剩57頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領

文檔簡介

1、實時信號的處理消費了全世界大部分的計算能力。可編程并行處理越來越多地應用到廣泛多樣的信號處理中(例如科學計算、視頻處理、無線電、醫(yī)療、通訊、譯碼、雷達、聲納和成像)。在可編程系統(tǒng)中,主要的挑戰(zhàn)不是來自于硬件而是來自于軟件,明確地說,關鍵的技術障礙是如何允許用戶在高層次上寫代碼,同時又能完成性能要求,和保證代碼跨平臺的可移植性。
  本課題是以提高信號處理庫對并行軟件的支持為目標,重點研究了并行化過程中的處理器映射機制,涉及的內(nèi)容主

2、要包括三部分:操作的延遲管理、映射的劃分、處理過程的時序安排。
  延遲管理部分要實現(xiàn)的目標是處理優(yōu)先級約束,就是給定了信號流圖、處理器網(wǎng)絡和映像集合,找到一個擴展的信號流圖和映像集合來滿足優(yōu)先級約束,同時滿足類型、隊列、存儲和計算約束。
  映射劃分部分要解決的問題是連通性約束,就是給定了信號流圖,處理器網(wǎng)絡和映像集合,找到一個擴展的信號流圖和映像集合滿足連通性約束,同時滿足類型隊列、存儲和計算約束。
  時序安排要

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論