1、Delta-sigma ADC由于采用了過(guò)采樣和噪聲整形，使得信號(hào)帶寬內(nèi)的量化噪聲受到抑制，帶內(nèi)信噪比得到增強(qiáng)。同時(shí)，delta-sigma ADC依靠過(guò)采樣和復(fù)雜的數(shù)字濾波器使得模擬電路部分的電路設(shè)計(jì)性能指標(biāo)可以大幅度下降，降低了電路設(shè)計(jì)難度。因此，由于delta-sigma ADC的高性能和設(shè)計(jì)的易實(shí)現(xiàn)性，在各個(gè)領(lǐng)域得到廣泛應(yīng)用。 本論文首先介紹了高精度電能測(cè)量的意義和發(fā)展?fàn)顩r，以及目前業(yè)界內(nèi)的測(cè)量標(biāo)準(zhǔn)。在此基礎(chǔ)上討論del

2、ta-sigma技術(shù)基本概念，并且設(shè)計(jì)了一款能夠用于電表測(cè)量的二階delta-sigma調(diào)制器。根據(jù)系統(tǒng)要求，本論文詳細(xì)敘述了從matlab系統(tǒng)級(jí)設(shè)計(jì)到利用verilog-A-模擬硬件描述性語(yǔ)言-delta-sigma調(diào)制器行為級(jí)設(shè)計(jì)，再到實(shí)現(xiàn)晶體管設(shè)計(jì)整個(gè)設(shè)計(jì)流程。特別著重討論了在matlab系統(tǒng)級(jí)設(shè)計(jì)和verilog-A的行為級(jí)設(shè)計(jì)。在matlab設(shè)計(jì)中，利用matlab仿真設(shè)計(jì)的快速，抽象化，自動(dòng)化程度高等特點(diǎn)，通過(guò)design-