1、LDPC碼是由Gallager于1962年提出的一種基于稀疏校驗(yàn)矩陣的線性分組碼，具有逼近香農(nóng)限的良好譯碼性能。但通常采用“隨機(jī)法”構(gòu)造的LDPC碼在硬件實(shí)現(xiàn)上，需要耗費(fèi)較大的硬件資源?；诰哂袦?zhǔn)循環(huán)結(jié)構(gòu)的QC-LDPC碼，作者將就如何減少資源占用做出有效的探索。 本文針對(duì)目前數(shù)字地面電視廣播系統(tǒng)中使用的QC-LDPC碼的特性，進(jìn)行了編碼算法和解碼算法的研究： 編碼方面，以傳統(tǒng)編碼算法為基礎(chǔ)，作者采用了可以降低編碼復(fù)雜度

2、的QC-LDPC碼進(jìn)行了編碼器電路的設(shè)計(jì)與實(shí)現(xiàn)。首先，利用反饋移位寄存器與邏輯門設(shè)計(jì)了三個(gè)典型的編碼器電路：基于SRAA電路的串行準(zhǔn)循環(huán)LDPC碼編碼器；基于SRAA電路的并行準(zhǔn)循環(huán)LDPC碼編碼器；二階編碼電路。然后，根據(jù)系統(tǒng)所采用多碼率LDPC碼字的需求，設(shè)計(jì)了一個(gè)多碼率QC-LDPC碼編碼器。按照功能，該編碼器分成輸入緩存單元，生成矩陣存儲(chǔ)單元，矩陣乘法運(yùn)算單元以及輸出緩存單元四個(gè)主要組成部分。通過管腳的選擇，實(shí)現(xiàn)了一種適用DMB

3、-T系統(tǒng)中QC-LDPC碼的三合一碼率編碼器。此編碼器支持0.4碼率，0.6碼率以及0.8碼率三種編碼模式。最后用Altera公司的FPGA對(duì)編碼器進(jìn)行了實(shí)現(xiàn)。結(jié)果顯示此編碼器僅耗費(fèi)5,486個(gè)LE單元，占FPGA總邏輯單元的7％，耗費(fèi)432,406比特的存儲(chǔ)器資源，占FPGA總存儲(chǔ)器資源的6％。 譯碼方面，分析了幾種譯碼算法并將其性能進(jìn)行對(duì)比，在實(shí)際的系統(tǒng)中根據(jù)系統(tǒng)對(duì)性能和硬件資源消耗的要求選擇合適的譯碼算法。在FPGA上實(shí)現(xiàn)