1、目前，在一個芯片內(nèi)集成多個處理器核，已經(jīng)成為提高處理器性能的主要手段。這樣，可以在不提升處理器頻率的前提下，降低處理器的功耗，大大提高了處理器的并行計算性能。然而，要使多核處理器充分發(fā)揮并行計算性能，最大的挑戰(zhàn)是并行編程模型。目前并行線程使用鎖來保證并行線程間的同步，但鎖會導(dǎo)致死鎖，優(yōu)先級倒置等錯誤，并且使得性能很難優(yōu)化。事務(wù)存儲模型將一系列共享存儲操作看成一個事務(wù)，保證原子性，一致性和隔離性。它可以取代鎖結(jié)構(gòu)，簡化編程模型，提高并行計

2、算的性能。 本文提出了一種軟件事務(wù)存儲模型（Buffering Software Transactional Memory，BSTM）的結(jié)構(gòu)，采用寫緩沖的辦法，并在結(jié)構(gòu)上加入Hash表和消息通信機制，以優(yōu)化模型結(jié)構(gòu)。通過實驗的結(jié)果表明BSTM模型與其他實現(xiàn)相比在性能上存在一定的優(yōu)勢。 并且我們也實現(xiàn)一個簡單的轉(zhuǎn)換工具，將包含事務(wù)語法的C++代碼翻譯成標(biāo)準(zhǔn)C++代碼，后者可被標(biāo)準(zhǔn)C++編譯器編譯，并鏈接到BSTM庫。這樣做