1、分類號(hào)密級(jí)UDC學(xué)位論文1.5MHz工作頻率無(wú)線電信號(hào)鎖相及相位解調(diào)技術(shù)研究林輝指導(dǎo)教師姓名李紹榮研究員電子科技大學(xué)成都申請(qǐng)學(xué)位級(jí)別碩士專業(yè)名稱電路與系統(tǒng)論文提交日期2012.04論文答辯日期2012.05學(xué)位授予單位和日期電子科技大學(xué)答辯委員會(huì)主席評(píng)閱人2012年月日注1：注明《國(guó)際十進(jìn)分類法UDC》的類號(hào)摘要摘要ADF接收機(jī)是飛機(jī)導(dǎo)航最先使用的設(shè)備之一。ADF最核心的技術(shù)就是對(duì)信號(hào)的鎖相和解調(diào)。國(guó)外一直對(duì)ADF數(shù)字化信號(hào)的鎖相解調(diào)芯

2、片進(jìn)行技術(shù)控制，制約了國(guó)內(nèi)ADF的數(shù)字化程度。本論文正是針對(duì)上述問題，只采用Altera的一塊FPGA芯（EP3C120F780I7），即可實(shí)現(xiàn)對(duì)ADF中頻數(shù)字信號(hào)的鎖相和方位解調(diào)。本論文在數(shù)字鎖相系統(tǒng)中，完成了ADF中頻信號(hào)的數(shù)字鎖相，并利用自動(dòng)變模的方法提高了鎖相時(shí)間，協(xié)調(diào)了模值、紋波和鎖相時(shí)間的矛盾，最大鎖相時(shí)間不大于1.8ms。在該部分，先是對(duì)全數(shù)字鎖相環(huán)進(jìn)行了鎖相分析、性能分析，以及參數(shù)的設(shè)定分析。在此基礎(chǔ)上，用仿真軟件對(duì)該設(shè)

3、計(jì)進(jìn)行了預(yù)仿真，確保設(shè)計(jì)的正確性。在軟件仿真顯示設(shè)計(jì)正確的情況下，利用VerilogHDL語(yǔ)言對(duì)該設(shè)計(jì)進(jìn)行電路實(shí)現(xiàn)，所用代碼均為可綜合的RTL級(jí)代碼。其中包括數(shù)字鑒相模塊、K?？赡嬗?jì)數(shù)模塊、相位控制模塊、除N計(jì)數(shù)器模塊和自動(dòng)變模模塊的RTL級(jí)電路的實(shí)現(xiàn)。并編寫了各個(gè)模塊的測(cè)試代碼，完成了對(duì)各個(gè)模塊的仿真測(cè)試。在確保各模塊功能正確的情況下，編寫了頂層文件和測(cè)試代碼，利用該文件綜合成一個(gè)完整的鎖相電路系統(tǒng)，并完成了數(shù)字鎖相系統(tǒng)的總體仿真。在

4、方位解調(diào)系統(tǒng)中，實(shí)現(xiàn)方位角度的數(shù)字解調(diào)，并設(shè)計(jì)了一種新的ADF頻偏檢測(cè)電路。該系統(tǒng)主要包括頻率偏差檢測(cè)模塊、相位檢測(cè)模塊、FIR濾波器模塊的設(shè)計(jì)。這些模塊也都是采用了RTL級(jí)設(shè)計(jì)，最終綜合成了可以下載在FPGA里的數(shù)字電路。并在ModelSim環(huán)境下對(duì)這些模塊進(jìn)行了仿真測(cè)試，其結(jié)果完全滿足設(shè)計(jì)要求。在實(shí)現(xiàn)了這些模塊后，又編寫了一個(gè)總體的頂層文件，把數(shù)字鎖相系統(tǒng)和方位解調(diào)系統(tǒng)綜合成一個(gè)總體電路，并對(duì)該電路在ModelSim環(huán)境下進(jìn)行了仿真