1、<p><b>　　手動(dòng)記分控制電路</b></p><p>　　——組合邏輯課程設(shè)計(jì)</p><p>　　摘要：該手動(dòng)計(jì)分控制電路要實(shí)現(xiàn)的是，將按鍵輸入十進(jìn)制數(shù)0-9經(jīng)過(guò)轉(zhuǎn)化，變?yōu)榭梢赃M(jìn)行邏輯運(yùn)算和處理的二進(jìn)制數(shù)，即BCD碼，這樣就可以利用七段顯示譯碼器譯碼后顯示輸入的數(shù)字。</p><p><b>　　設(shè)計(jì)思路及分析&l

2、t;/b></p><p>　　手動(dòng)輸入鍵盤(pán)上的十個(gè)鍵對(duì)應(yīng)0-9十個(gè)數(shù)，按下的鍵所對(duì)應(yīng)的輸入為1，未按下的輸入為0，這樣就得到I9-I0編碼序列，經(jīng)過(guò)編碼器編碼后可得對(duì)應(yīng)BCD碼，然后通過(guò)七段譯碼器，點(diǎn)亮對(duì)應(yīng)的二極管，即在顯示器上顯示出輸入的十進(jìn)制數(shù)。</p><p>　　在整個(gè)設(shè)計(jì)過(guò)程中，可以直接利用編碼器擴(kuò)展（I9和I8用一與非門連接后接入74148使能端與7448的A端）再連接

3、七段顯示譯碼器來(lái)實(shí)現(xiàn)電路功能，也可以利用Verilog語(yǔ)言進(jìn)行編程和仿真。</p><p><b>　　設(shè)計(jì)方案</b></p><p>　　利用編碼器擴(kuò)展和七段譯碼器</p><p>　　根據(jù)設(shè)計(jì)思路得到真值表</p><p>　　用MAX+plusII軟件畫(huà)出電路圖</p><p>　　利用編

4、碼器74148（高電平有效）進(jìn)行擴(kuò)展，然后用門電路連接七段譯碼器7448，輸入I9-I0對(duì)應(yīng)程序中的H[9]-H[0],編碼之后為A3-A0，與7448的A-D對(duì)應(yīng)連接，輸出a-g連接顯示器。</p><p><b>　　七段譯碼器</b></p><p>　　Verilog 軟件程序仿真</p><p>　　程序中的H為H[i],i=0-9的

5、集合，其中十個(gè)按鍵分別為H[i],i=0-9，且H[i]代表1。當(dāng)按下第i個(gè)鍵時(shí)，H[i]=1，其余為0。七段顯輸入DCBA為二進(jìn)制表示的一個(gè)十進(jìn)制數(shù)：i=D×23+C×22+B×21+A×20.</p><p>　　Verilog 仿真圖</p><p>　　如上圖所示，H1-H9與SEGA-SEGG序列一一對(duì)應(yīng)，EN=0時(shí)實(shí)現(xiàn)手動(dòng)控制數(shù)字顯示。&

6、lt;/p><p>　　七段數(shù)字顯示器及發(fā)光段組合圖</p><p><b>　　總結(jié)及心得</b></p><p>　　1 本實(shí)驗(yàn)較實(shí)驗(yàn)教程書(shū)上的實(shí)驗(yàn)有所改進(jìn)，將更改了數(shù)字“6”，與“9”的編碼，從來(lái)在七段數(shù)碼管顯示器上看到的“6”，“9”更加形象。</p><p>　　2. 通過(guò)本次課題設(shè)計(jì)，自學(xué)了一些相關(guān)的Verilo