1、<p><b>　　摘要</b></p><p>　　本次課程設計的任務是設計一個具有加減運算功能的簡易計算器，并通過合適的方式來顯示最后的計算結果。此次設計電路的完成主要是利用簡單的數(shù)字電路和電路邏輯運算來進行的。簡易加減計算器電路主要是對數(shù)據(jù)的輸入與顯示，數(shù)據(jù)的加減運算，數(shù)據(jù)的輸出與顯示三個主要的方面來設計研究完成的。</p><p>　　在輸入電路的部

2、分，我們通過開關的閉合與斷開來實現(xiàn)數(shù)據(jù)的輸入，開關閉合接入高電平“1”，斷開接入低電平“0”。而輸入的數(shù)據(jù)將通過顯示譯碼管以十進制的形式顯示出來。由于輸入二進制的位數(shù)較多，我們采用個位十位分別輸入的方式來簡化電路。</p><p>　　加減運算電路則主要通過加法器來實現(xiàn)的。設計電路時，我們將個位和個位、十位和十位分別接入一片加法器。在進行加法運算時我們所選擇的加法器是完全符合要求的，但是在進行減法運算時加法器就不

3、能滿足我們的設計要求了。因此我們將減法轉換為加法進行運算，運算時采用補碼的形式。在進行減法時通過異或門將減數(shù)的原碼全部轉換為補碼，輸入加法器中進行相加。最后將進位信號加到十位的運算電路上就實現(xiàn)了加減法的運算電路。</p><p>　　在顯示電路中，由加法器輸出的數(shù)據(jù)是二進制碼。這些碼可能表示超過十的數(shù)字，所以顯示譯碼管就不能正確的顯示出數(shù)字了。此時要將二進制轉化成BCD碼，再將BCD碼送到顯示譯碼管中就可以將計算

4、所得的數(shù)字顯示出來了。</p><p><b>　　概述</b></p><p><b>　　1.1設計題目：</b></p><p><b>　　簡易加減計算器</b></p><p>　　1.2設計任務和要求：</p><p>　　1）用于兩位以下十

5、進制數(shù)的加減運算。</p><p>　　2）以合適的方式顯示輸入數(shù)據(jù)及計算結果。</p><p>　　1.3設計方案比較：</p><p>　　方案一：輸入十進制的數(shù)字，再通過編碼器對十進制的數(shù)字進行編碼，輸出二進制的數(shù)據(jù)。運用顯示譯碼器對輸入的數(shù)字以十進制的形式進行顯示。在進行加減計算的時候將二進制數(shù)字運用數(shù)模轉換，然后再進行相加減。然后將這些模擬信號再次轉換成數(shù)

6、字信號轉換成數(shù)字信號，再將數(shù)字信號輸入到顯示譯碼管中來顯示數(shù)劇。這個方案中要進行數(shù)模轉換和模數(shù)轉換所需要的電路器件有些復雜，并且轉換的時候需要很長的時間，而且轉換以后數(shù)值的精度不高。鑒于這種方案中有太多的缺點，所以沒有采用。</p><p>　　方案二：輸入十進制的數(shù)字，并對數(shù)字進行編碼，通過顯示譯碼管將輸入的數(shù)字顯示出來。再將編碼所得的二進制數(shù)字求取補碼，將補碼送到串行進位加法器中進行相加。最后將二進制碼轉換成

7、BCD碼輸入到顯示譯碼管中，從而就可以將相加以后所得的數(shù)字顯示出來。這個方案中避免了像方案一中需要大量的時間和精度不高的缺點，但是由于應用了串行加法器的緣故，電路會比較復雜，不利于進行連接。</p><p>　　方案三：本方案采用十位和十位相加，個位和個位相加的方法，將個位和十位分別輸入到電路中。由于輸入的數(shù)字是二進制碼，將二進制碼輸入到顯示譯碼管中就可以顯示輸入的數(shù)字。相加或者相減的時候采用補碼的形式通過加法器

8、進行相加。再將二進制轉化成BCD碼輸入到顯示譯碼管中就可以將相加所得數(shù)字顯示出來。此方案中運用了較少的原件并且運行所需的時間很少。相對方案一和方案二。這種方案是最好的，所以就采用了這種方案。</p><p><b>　　1.4設計原理：</b></p><p>　　圖1 二進制加減運算原理框圖</p><p>　　設計原理分析：如圖1所示，第一

9、步置入兩個二進制數(shù)，數(shù)字的置入用開關控制，二進制碼輸入顯示譯碼管。這樣四個顯示譯碼管上顯示出對應的十進制數(shù)；第二步通過開關選擇運算方式為加或減；第三步，按照選擇的運算方式對數(shù)據(jù)進行求補碼的運算。然后將補碼進行相加；第四步，前面所得數(shù)據(jù)化為BCD碼，以方便在顯示譯碼管上顯示。個位相加的結果通過一個顯示譯碼管顯示。十位因為可能有進位所以選用兩個顯示譯碼管。</p><p><b>　　系統(tǒng)總體方案</

10、b></p><p><b>　　2.1編碼：</b></p><p>　　輸入兩位二進制數(shù)。通過開關控制輸入的數(shù)據(jù)，采用個位和個位、十位和十位相加的原理進行輸入。將數(shù)據(jù)輸入顯示譯碼管中就可以將輸入的數(shù)據(jù)顯示出來了。如圖2：</p><p><b>　　圖2</b></p><p><b

11、>　　2.2加減運算：</b></p><p>　　通過開關選擇要進行的加運算或減運算。</p><p>　　進行兩個數(shù)相加的運算時，可以直接將得到的二進制進行相加。這可以通過加法器74LS283D來實現(xiàn)。因為是采用個位和個位相加、十位和十位相加的原理，所以現(xiàn)在就出現(xiàn)了一些問題。當個位相加的結果超過十以后就要有進位，而且這時的二進制輸入到顯示譯碼管中就不會顯示出所需要的數(shù)

12、據(jù)。所以這是要將相加得到的二進制數(shù)轉變成BCD碼，這樣就</p><p>　　可以將各位的數(shù)字顯示出來。因為我們所選用的加法器是十六進制的，所以需要把加法器通過門器件輸出合適的進位信號來實現(xiàn)十進制的加法運算。對產生進位的二進制列真值表可得進位信號的表達式。真值表如表1所示: </p><p><b>　　表1</b></p><p>　　根據(jù)真

13、值表可得進位信號Y=DB+DC+CO=D(B+C)+CO。設計一個進位信號，這里我們采用兩片74LS283，第一片運算電路送過來的代碼，當其運算結果大于９時，由組合邏輯電路產生進位信號。當運算結果為16、17、18時，將進位輸出信號與組合邏輯電路進位信號做或運算，這樣就得到了合適的進位了?？墒窃鯓硬趴梢缘玫秸_的十進制數(shù)的代碼呢，在其進行加法運算時，在第二片加法器上認為加上0110代碼，將其與第一片加法器的運算結果做和，這樣就得到了我們

14、所需要的運算結果了。當進行兩個數(shù)相減的時候，減原碼就相當于加上這個數(shù)的補碼。運用異或門將要減的數(shù)變成反碼，通過進位輸入端來進行加一，這樣就變成補碼相加的了。數(shù)據(jù)相加電路如圖3，進位如圖4：</p><p><b>　　圖3</b></p><p><b>　　圖4</b></p><p><b>　　2.3顯示電

15、路：</b></p><p>　　由于在進行加減運算的時候已經將二進制數(shù)加上0110代碼，這樣就和容易將相加或相減的結果很好的輸出。但是因為十位上的進位要進行輸出，所以要運用兩個顯示譯碼管來對十位相加的結果來進行表示。如圖5：</p><p><b>　　圖5</b></p><p><b>　　2.4總體電路：</

16、b></p><p>　　通過把輸入電路，加減運算電路和顯示電路整合到一起就得到了如圖6所示的整體的電路圖。</p><p><b>　　設計體會</b></p><p>　　此次設計讓我學習到了許多寶貴的知識。這是我們第一次將課本上的理論知識以電路設計的形式在實踐中運用。讓我深刻感受到理論知識與實際的電路實現(xiàn)是有很大區(qū)別的。這次在課程設

17、計中出現(xiàn)的問題，使我知道了我所學的專業(yè)知識必須經過多實踐才能真正的掌握。</p><p>　　通過對題目的分析得出需要完成電路版塊的總體框圖以后感覺設計應該很快就能完成了。可是我們在實際的設計中遇到了許多問題。例如進行加法運算的時候可能會產生進位，而且超過十的數(shù)字顯示在晶體管上的時候就會出錯，像這類的問題，都需要經過查找分析，不斷地改進方案找到最終的解決方法。在解決問題的過程中，我們通過互相的討論，交換觀點，查找

18、資料來完善設計方案，因此，也有了更多的收獲和思考。在進行Multisim的仿真時，電路總是運行錯誤，無法完成運算，我們只好將電路中的每一小部分分別進行模擬仿真，發(fā)現(xiàn)在電路中，一個開關或門器件都有可能使運行出錯。</p><p>　　這次實驗讓我知道了設計并不是那么簡單的，也許這個問題看起來非常的簡單，但是不動手去做就永遠無法知道這個問題后面有多少困難去解決。通過此次的設計我明白了知識的聯(lián)系和積累是多么的重要，它還

19、讓我明白了邏輯組合電路功能的強大性。當然在本次課程設計中收獲最多的還是對以往所學的知識的更好的鞏固和復習，同時又讓我對已學過的知識有了進一步的研究和理解，通過學以致用我對所學的知識進行了拓展和運用，加深了理解，同時又擴大了知識面，也基本了解了電子設計的步驟及Multisim軟件的運用。</p><p><b>　　參考文獻</b></p><p>　　[1]《數(shù)電電子