1、<p>　　課 程 設(shè) 計 說 明 書</p><p>　　題目名稱 余三碼十進(jìn)制加法器設(shè)計 </p><p>　　院（系） 計算機(jī)科學(xué)與技術(shù) </p><p>　　專業(yè)（班級） </p><p>　　目 錄</p><p>　　設(shè)計題目……………………

2、………………………………………………………2</p><p>　　設(shè)計目的……………………………………………………………………………2</p><p>　　設(shè)計任務(wù)……………………………………………………………………………2</p><p>　　設(shè)計分析……………………………………………………………………………2</p><p>　　設(shè)計過程

3、……………………………………………………………………………2</p><p>　　5.1 設(shè)計原理………………………………………………………………………2</p><p>　　5.2 器件選擇………………………………………………………………………3</p><p>　　5.3 電路鏈接及結(jié)果顯示…………………………………………………………4</p>&

4、lt;p>　　設(shè)計心的……………………………… …………………………………………..8</p><p>　　7. 參考文獻(xiàn)…………………………………………………………………………….8</p><p><b>　　1. 設(shè)計題目 </b></p><p>　　余三碼十進(jìn)制加法器單元電路的設(shè)計與實(shí)現(xiàn)</p><p>

5、<b>　　2．設(shè)計目的</b></p><p>　　1．對已學(xué)過的組成原理知識知識進(jìn)行綜合運(yùn)用；</p><p>　　2．能按要求設(shè)計出具有一定功能的邏輯電路。</p><p><b>　　3．設(shè)計任務(wù)</b></p><p>　　1、已知余三編碼由四位二進(jìn)制組成，2十進(jìn)制一位數(shù)的余三碼進(jìn)行相加要

6、對最后的運(yùn)算結(jié)果進(jìn)行調(diào)整，若結(jié)果無進(jìn)位，則從和數(shù)中減去3，若結(jié)果有進(jìn)位，則在和數(shù)中加上3，設(shè)計具有此功能的加法邏輯電路。</p><p>　　2、利用MAX PLUS II完成電路圖的繪制，選擇合適的邏輯電路和芯片。</p><p>　　3、對所設(shè)計的電路分析其性能優(yōu)劣，并與所熟悉的其他電路做比較，總結(jié)各自優(yōu)缺點(diǎn)。</p><p>　　4、利用軟件進(jìn)行仿真。<

7、/p><p><b>　　4. 設(shè)計分析</b></p><p>　　余三碼的十進(jìn)制加法器，分析為輸入的兩個余三碼數(shù)相加，結(jié)果為余三碼數(shù)。實(shí)現(xiàn)余三碼的十進(jìn)制加法器可以使用多中方法，如超前進(jìn)位加法器、串行進(jìn)位加法器?？梢允褂眉善骷?4ls283等，也可以使用基本的與、或、非門等完成設(shè)計。</p><p>　　因此，余三碼的十進(jìn)制加法器的設(shè)計，在

8、這里使用兩中方法，一種是集成器件74ls283，原理是超前進(jìn)位的方法，另一種方法是使用與、非、或門，利用串行進(jìn)位加法器實(shí)現(xiàn)。在實(shí)現(xiàn)過程中一定要注意編碼的變換。</p><p><b>　　5. 設(shè)計過程</b></p><p><b>　　5.1 設(shè)計原理</b></p><p>　　全加器原理：由全加器的真值表可得Si和

9、Ci的邏輯表達(dá)式：</p><p>　　定義兩個中間變量Gi和Pi：</p><p>　　利用這個方法實(shí)現(xiàn)行波加法器，每一個加法器產(chǎn)生的進(jìn)位作為下一個加法器的Ci-1。</p><p>　　超前進(jìn)位加法器的原理：</p><p>　　當(dāng)Ai＝Bi＝1時，Gi＝1，由Ci的表達(dá)式可得Ci＝1，即產(chǎn)生進(jìn)位，所以Gi稱為產(chǎn)生量變 。若Pi＝1，則A

10、i·Bi＝0，Ci＝Ci-1，即Pi＝1時，低位的進(jìn)位能傳送到高位的進(jìn)位輸出端，故Pi稱為傳輸變量，這兩個變量都與進(jìn)位信號無關(guān)。</p><p>　　將Gi和Pi代入Si和Ci得：</p><p>　　超前進(jìn)位的分析結(jié)果：</p><p>　　由上式可知，因?yàn)檫M(jìn)位信號只與變量Gi、Pi和 C-1有關(guān)，而C-1是向最低位的進(jìn)位信號，其值為0，所以各位的進(jìn)位信

11、號都只與兩個加數(shù)有關(guān)，它們是可以并行產(chǎn)生的。根據(jù)超前進(jìn)位概念構(gòu)成的集成４位加法器74LS283的邏輯圖如下所示：</p><p>　　上面是對使用工具的原理分析。下面是余三碼十進(jìn)制加法的原理：設(shè)余三碼編碼的兩個運(yùn)算數(shù)為Ai和Bi，這兩個運(yùn)算數(shù)的相加和為Si’ ，進(jìn)位為Ci+1’，校正后所得的余三碼和數(shù)為Si，進(jìn)位為Ci+1，則有： </p><p>　　當(dāng)Ci+1’=1時，Si = S

12、i’ + 0011，產(chǎn)生進(jìn)位Ci+1 </p><p>　　當(dāng)Ci+1’=0時，Si = Si’ + 1101，產(chǎn)生進(jìn)位Ci+1</p><p><b>　　5.2 器件選擇</b></p><p>　　使用的是74LS283集成器件。74LS08實(shí)現(xiàn)與功能，74LS04實(shí)現(xiàn)非功能，74LS32實(shí)現(xiàn)或功能，74LS86實(shí)現(xiàn)異或功能。

13、</p><p>　　二輸入異或門74LS86 </p><p>　　二輸入與門74LS08 </p><p>　　二輸入或門74LS32 </p><p>　　5.3 電路鏈接及結(jié)果顯示</p><p>　　上圖為輸入一個(A4A3A2A1)余三碼，輸入一個(B4B3B2B1)余三碼，這兩

14、個數(shù)相加，顯示結(jié)果在（S4S3S2S1）中。這里用的方法是行波加法器。在MAX+plus II上設(shè)計連接上圖，編譯</p><p>　　沒有錯誤產(chǎn)生。然后設(shè)定值開始仿真：</p><p>　　仿真沒有錯誤，然后輸出結(jié)果：</p><p>　?。?011）+（0011）=（0011）</p><p>　?。?000）+（1011）=（0110）

15、</p><p>　　第二種方法是利用超前進(jìn)位加法器的方法，利用集成器件74LS283,連接圖形</p><p>　　編譯，仿真同第一種方法，顯示結(jié)果為：</p><p>　?。?011）+（0011）=（0011）</p><p>　?。?001）+（1000）=（0100）</p><p><b>　　6

16、 . 設(shè)計心得</b></p><p>　　在這次課程設(shè)計中，我學(xué)到了許多，一是對MAX+plux II工具的使用，二是對所學(xué)的電路、數(shù)字邏輯、組成原理課程的應(yīng)用，收獲頗多。</p><p>　　這次課程設(shè)計，自己努力去做，對于不會的問題，積極思考，詢問老師，團(tuán)隊協(xié)作，互相討論，使我很快的解決問題。在這其中，我做的連接圖反復(fù)試驗(yàn)，多次修改，找出其中的錯誤，我積極面對，在老師的

17、指導(dǎo)下，每次都能比較順利的解決問題。從中我總結(jié)到：要想做出作品，除了自己堅持的“必須自己親自動手去做”，還要做到多思考，多請教，到討論，多檢驗(yàn)。</p><p>　　最后感謝xx老師的指導(dǎo)和幫助，幫我解決了多個問題；感謝跟我一起做的同學(xué)，讓我避免了許多問題。</p><p><b>　　7. 參考文獻(xiàn)</b></p><p>　　《計算機(jī)組成原