![](https://static.zsdocx.com/FlexPaper/FileRoot/2019-7/24/18/9edef718-3f36-4f0e-8765-9c1df6ccdde9/9edef718-3f36-4f0e-8765-9c1df6ccdde9pic.jpg)
![組合邏輯電路-分析和設(shè)計(jì)_第1頁(yè)](https://static.zsdocx.com/FlexPaper/FileRoot/2019-7/24/18/9edef718-3f36-4f0e-8765-9c1df6ccdde9/9edef718-3f36-4f0e-8765-9c1df6ccdde91.gif)
版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、1,組合邏輯電路 -分析和設(shè)計(jì),2,§3.1 概述,邏輯電路,,組合邏輯電路,時(shí)序邏輯電路,功能:輸出只取決于 當(dāng)前的輸入。,,組成:門電路,不存在記憶元件。,,功能:輸出取決于當(dāng)前的輸入和原來(lái)的狀態(tài)。,組成:組合電路、記憶元件。,3,,,,y1,y2,ym,,,,,a1,a2,an,向量形式,輸入與輸出的函數(shù)關(guān)系,組合邏輯電路的框圖,4,組合電路的研究?jī)?nèi)容:,
2、分析:,設(shè)計(jì):,給定 邏輯圖,得到邏輯功能,,分析,給定邏輯功能,,畫出 邏輯圖,設(shè)計(jì),5,§3.2 組合邏輯電路分析基礎(chǔ),1. 由給定的邏輯圖逐級(jí)寫出邏輯關(guān)系表達(dá)式。,分析步驟:,2. 用公式或卡諾圖對(duì)邏輯函數(shù)進(jìn)行化簡(jiǎn)。,3. (列真值表)得出結(jié)論。,電路 結(jié)構(gòu),,輸入輸出之間的邏輯關(guān)系,6,例1:分析下圖的邏輯功能。,7,真值表,特點(diǎn):輸入相同為“1”; 輸入不同為“0”。,同或門,
3、次序,8,例2:分析下圖的邏輯功能。,9,真值表,特點(diǎn):輸入相同為“0”; 輸入不同為“1”。,異或門,10,1,例3:分析下圖的邏輯功能。,0,1,被封鎖,1,B,11,1,0,被封鎖,1,特點(diǎn): M=1時(shí)選通A路信號(hào); M=0時(shí)選通B路信號(hào)。,選通電路,12,§3.3 組合邏輯電路設(shè)計(jì)基礎(chǔ),任務(wù)要求,,最簡(jiǎn)單的邏輯電路,1. 定義輸入/輸出邏輯變量并賦值,列真值表。,分
4、析步驟:,2. 由真值表寫出邏輯函數(shù)式并化簡(jiǎn)。,3. 畫邏輯圖。,13,例 1:設(shè)計(jì)三人表決電路(A、B、C)。每人一個(gè)按鍵,如果同意則按下,不同意則不按。結(jié)果用指示燈表示,多數(shù)同意時(shí)指示燈亮,否則不亮。,1. 首先指明邏輯符號(hào)取“0”、“1”的含義。,2. 根據(jù)題意列出真值表。,真值表,三個(gè)按鍵A、B、C按下時(shí)為“1”,不按時(shí)為“0”。輸出是F,多數(shù)贊成時(shí)是“1”,否則是“0”。F…,14,真值表,3. 畫出卡諾圖,并用卡諾
5、圖化簡(jiǎn):,簡(jiǎn)單問(wèn)題直接寫出,15,4. 根據(jù)邏輯表達(dá)式畫出邏輯圖。,(1) 若用與或門實(shí)現(xiàn),16,(2) 若用與非門實(shí)現(xiàn),17,例2 設(shè)計(jì)一個(gè)監(jiān)測(cè)信號(hào)燈工作狀態(tài)的邏輯電路。每一組信號(hào)燈由紅、黃、綠三盞燈組成,共有三種正常工作狀態(tài):紅、綠或黃加綠燈亮;其它五種亮燈狀態(tài)為故障,正常工作狀態(tài),故障狀態(tài),18,邏輯抽象取紅、黃、綠三盞燈的狀態(tài)為輸入變量,分別用R、A、G表示,亮?xí)r為1,不亮?xí)r為0。取故障信號(hào)為輸出變量,以Y表示,正常工作下Y
6、為0,發(fā)生故障時(shí)為1。列出真值表,邏輯函數(shù)式由真值表可得,19,化簡(jiǎn),用0化簡(jiǎn)可得到最簡(jiǎn)與或非表達(dá)式,20,畫出邏輯圖,最簡(jiǎn)與或的邏輯圖,最簡(jiǎn)與或非的邏輯圖,21,例3 多輸出組合邏輯電路,化簡(jiǎn),單個(gè)最簡(jiǎn),22,單個(gè)最簡(jiǎn),整體最簡(jiǎn),,23,作業(yè),9-9(a)9-139-14(d)9-17,24,課堂作業(yè),,,,,求輸入為高/低電平時(shí)的噪聲容限?,2,舉重比賽,有甲乙丙三名裁判,其中甲為主裁判。 當(dāng)兩名或兩名以上裁判(且必
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 組合邏輯電路和時(shí)序邏輯電路
- 組合邏輯電路的分析和設(shè)計(jì)方法
- 門電路和組合邏輯電路
- 組合邏輯電路和多態(tài)邏輯電路設(shè)計(jì)算法研究.pdf
- 組合邏輯電路的設(shè)計(jì)
- 組合邏輯電路
- 門電路和組合邏輯電路二
- 第11章 集成邏輯門電路和組合邏輯電路
- 第13章 門電路和組合邏輯電路
- 組合邏輯電路的課程設(shè)計(jì)
- 實(shí)驗(yàn)一-組合邏輯電路
- 實(shí)驗(yàn)七 組合邏輯電路設(shè)計(jì)
- 第章習(xí)題門電路和組合邏輯電路
- 第6章 門電路和組合邏輯電路
- 實(shí)驗(yàn)六--組合邏輯電路的分析和設(shè)計(jì)及開(kāi)關(guān)電路設(shè)計(jì)
- 試驗(yàn)六 組合邏輯電路設(shè)計(jì)
- 組合邏輯電路——血型匹配電路
- 第21章門電路和組合邏輯電路
- 第10章 門電路和組合邏輯電路二
- 第21章門電路和組合邏輯電路
評(píng)論
0/150
提交評(píng)論