1、基于基于FPGA的FSK調(diào)制解調(diào)器的設(shè)計(jì)及實(shí)現(xiàn)調(diào)制解調(diào)器的設(shè)計(jì)及實(shí)現(xiàn)1.FSK調(diào)制FSK調(diào)制的核心部分包括分頻器、二選一選通開關(guān)等。圖1[2]中的兩個(gè)分頻器分別產(chǎn)生兩路數(shù)字載波信號(hào)；二選一選通開關(guān)的作用是：以基帶信號(hào)作為控制信號(hào)，當(dāng)基帶信號(hào)為0，選通載波f1；當(dāng)基帶信號(hào)為1時(shí)，選通載波f2。從選通開關(guān)輸出的信號(hào)就是數(shù)字FSK信號(hào)，調(diào)制信號(hào)為數(shù)字信號(hào)。圖1FSK調(diào)制方框圖FSK調(diào)制VHDL程序仿真圖如圖2所示，載波f1和f2分別是通過對(duì)c

2、lk的12分頻和2分頻得到的。圖2FSK調(diào)制VHDL程序仿真圖2.FSK解調(diào)在解調(diào)器的設(shè)計(jì)中已調(diào)信號(hào)是連續(xù)的波形，有兩個(gè)不同的頻率，在FPGA實(shí)驗(yàn)平臺(tái)上，已調(diào)信號(hào)可以通過矩形脈沖來(lái)代替，在一定的時(shí)間內(nèi)，通過檢測(cè)時(shí)鐘上升沿來(lái)確定輸入信號(hào)的頻率，從而判斷出基帶信號(hào)。在本設(shè)計(jì)中，先設(shè)計(jì)一個(gè)同步信號(hào)，即當(dāng)同步信號(hào)start為高電平時(shí)開始解調(diào)。論文格式。圖3FSK解調(diào)方框圖圖4是依照?qǐng)D3[2]編寫VHDL語(yǔ)言解調(diào)程序得到的時(shí)序仿真圖，在仿真圖中，