vhdl語言構(gòu)造體的描述方式_第1頁
已閱讀1頁，還剩4頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、VHDL語言構(gòu)造體的描述方式41構(gòu)造體的行為描述方式42構(gòu)造體的寄存器傳輸描述方式43構(gòu)造體的結(jié)構(gòu)描述方式41構(gòu)造體的行為描述方式?可并行信號賦值是VHDL的特點(diǎn)。?簡單與門()模塊如下：ENTITY2ISPT(ab:INBITc:OUTBIT)END2ARCHITECTURE2_behavOF2ISBEGINc表達(dá)式，類屬名=表達(dá)式)]ptmap([端口信號名=]信號[端口信號名=]信號）類屬映射為可選項(xiàng)，類屬名與元件說明語句中的相同

2、，每個(gè)表達(dá)式要計(jì)算出一個(gè)值。端口信號名與元件說明語句中的相同，信號為高層實(shí)際信號。端口映射方法：位置映射：把實(shí)際信號按元件端口說明的順序列在端口映射表；名稱映射：將元件端口說明中的端口名賦給實(shí)際信號。例1：pt(ab:inbitc:outbit)…u1:2ptmap(nseld1ab)位置映射例2：u1:2ptmap(a=nselb=d1c=ab)名稱映射例3：D觸發(fā)器：libraryieeeuseieee.std_logic_1164

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲(chǔ)空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論