用于高速SerDes接口的編解碼及收發(fā)電路設計.pdf_第1頁
已閱讀1頁,還剩72頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領

文檔簡介

1、SerDes是一種高速串并轉換接口芯片,它在通信領域得到了廣泛地應用,如:RapidIO接口技術、InfiniBand接口技術和PCIE接口技術。在發(fā)送端,SerDes將多路并行數(shù)據(jù)轉換成高速串行數(shù)據(jù)。在接收端,SerDes將高速串行數(shù)據(jù)重新轉換成并行數(shù)據(jù)。
  本文介紹了SerDes芯片的編解碼電路和收發(fā)電路。其中編解碼電路是數(shù)字電路,本文采用FPGA來實現(xiàn),采用IBM公司關于8b/10b的專利來實現(xiàn)。編碼和解碼部分分別包括兩個

2、8b/10b編碼和解碼模塊,分別用兩個低頻時鐘來控制它們,通過乒乓操作將兩個8b/10b編碼器的結果發(fā)射出去。本文詳細介紹了編解碼電路的模塊劃分和設計過程,用Isim軟件仿真了編解碼電路。
  收發(fā)電路的功能是發(fā)送和接收低壓差分信號,本文比較了四種高速差分接口,它們是LVPECL差分接口、LVDS差分接口、CML差分接口和VML差分接口。由于VML差分接口有功耗更低、容易集成、結構簡單和成本低等特點,本文采用了VML差分接口。

3、r>  發(fā)送電路包括預加重電路、并串轉換電路和驅動電路。其中并串轉換電路的功能是將編碼電路和發(fā)送電路連在一起,將并行信號轉換成串行的CMOS電平信號。發(fā)送電路的主要部分是驅動電路,它采用了自偏置的差分放大技術,有效地簡化了電路,節(jié)省了版圖面積。同時,發(fā)送電路增加了一個預加重模塊,增強了發(fā)送端差分信號的強度,從而避免因高頻信號衰減而導致的功能錯誤。
  接收電路包括串并轉換電路、阻抗匹配電路和信號丟失檢測電路。其中阻抗匹配電路采用片

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論