1、隨著信息技術(shù)和物聯(lián)網(wǎng)技術(shù)的飛速發(fā)展，微控制器的應(yīng)用愈加廣泛，而它的核心單元是 CPU，其功能主要是解釋機(jī)器指令以及對(duì)數(shù)據(jù)進(jìn)行處理，極大程度上說，CPU的性能決定了整個(gè)片上系統(tǒng)的性能。目前，國(guó)內(nèi)產(chǎn)品中所使用的CPU大都是國(guó)外設(shè)計(jì)或授權(quán)生產(chǎn)，如ARM和Intel。因此，研發(fā)具有自主知識(shí)產(chǎn)權(quán)的CPU，對(duì)國(guó)家信息產(chǎn)業(yè)的發(fā)展有著深遠(yuǎn)的影響，對(duì)國(guó)家利益的保障意義重大。
　　本文研究了一種高性能精簡(jiǎn)指令集CPU的設(shè)計(jì)及實(shí)現(xiàn)。CPU整體采用哈佛結(jié)

2、構(gòu)進(jìn)行設(shè)計(jì)，它一種將程序指令儲(chǔ)存和數(shù)據(jù)儲(chǔ)存分開的存儲(chǔ)器結(jié)構(gòu)，能夠明顯地減少數(shù)據(jù)和指令阻塞的情況，極大提高CPU的處理效率。同時(shí)，采用精簡(jiǎn)指令集指令集，其顯著特點(diǎn)是每條指令的指令格式和指令周都期相同，這有利于其內(nèi)部高速流水線的設(shè)計(jì)和實(shí)現(xiàn)。整個(gè)設(shè)計(jì)采用了自頂向下與自底向上相結(jié)合的設(shè)計(jì)方法，模塊化的設(shè)計(jì)思想讓從整體CPU的架構(gòu)設(shè)計(jì)到各個(gè)功能模塊的實(shí)現(xiàn)變得簡(jiǎn)單易行。文中較為詳細(xì)地闡述了AXI片內(nèi)總線、流水線、緩存、內(nèi)存管理單元、程序計(jì)數(shù)器、算術(shù)

3、邏輯單元、分支預(yù)測(cè)單元、中斷控制器的實(shí)現(xiàn)，CPU功能模塊也正是以此進(jìn)行劃分，并主要側(cè)重于基本原理的介紹，對(duì)算法的構(gòu)造不做具體的闡述。同時(shí)，結(jié)合整個(gè)數(shù)字芯片設(shè)計(jì)的流程，站在前端芯片設(shè)計(jì)人員的角度，分別從RTL代碼設(shè)計(jì)、前端功能性仿真、FPGA板上驗(yàn)證、綜合、形式等效性檢查、靜態(tài)時(shí)序分析、后端功能性仿真、功耗估計(jì)等方面介紹了整個(gè)CPU芯片設(shè)計(jì)的流程，各個(gè)流程的嚴(yán)格把控是整個(gè)數(shù)字芯片設(shè)計(jì)成功的先決條件。從CPU的代碼設(shè)計(jì)到流片結(jié)束，通過對(duì)其進(jìn)