1、任意波形發(fā)生器以直接數(shù)字頻率合成技術(shù)（DDS）作為理論基礎(chǔ)而具備了DDS技術(shù)的基本特征，它具備頻率穩(wěn)定度高、切換時(shí)間短以及分辨率高且可由用戶(hù)自定義波形等特性，這使得它能被廣泛應(yīng)用在測(cè)試系統(tǒng)中。目前電子技術(shù)已經(jīng)達(dá)到非常高的水平，人們對(duì)于測(cè)試的要求也越來(lái)越高，這使得任意波形發(fā)生器需要達(dá)到更高的性能。另一方面，目前能夠直接產(chǎn)生雙指數(shù)函數(shù)波形的任意波形發(fā)生器還比較少見(jiàn)。
　　正是基于上述這些原因，本文設(shè)計(jì)了一款能夠直接產(chǎn)生雙指數(shù)函數(shù)的20

2、0MSa/s任意波形發(fā)生器，本課題主要的工作內(nèi)容如下所述：
　　本論文首先對(duì)DDS技術(shù)的研究背景作了一定的了解，之后對(duì)其原理及輸出特性進(jìn)行了較為詳細(xì)的分析，并對(duì)任意波形發(fā)生器的性能改善方法作出了研究。之后對(duì)其硬件電路進(jìn)行了設(shè)計(jì)，包括以Cyclone III系列FPGA為開(kāi)發(fā)平臺(tái)的FPGA系統(tǒng)的設(shè)計(jì)，數(shù)模轉(zhuǎn)換電路和相應(yīng)的濾波器以及放大電路的設(shè)計(jì)。并且對(duì) FPGA邏輯系統(tǒng)進(jìn)行了研究，完成了時(shí)鐘模塊、相位累加模塊、波形存儲(chǔ)模塊、串口模塊

3、及各調(diào)制模塊的設(shè)計(jì)。最后基于Windows MFC平臺(tái)開(kāi)發(fā)出了該系統(tǒng)的上位機(jī)應(yīng)用程序，該應(yīng)用程序可通過(guò)用戶(hù)的設(shè)置產(chǎn)生相應(yīng)的波形數(shù)據(jù)點(diǎn)，并能對(duì)其進(jìn)行FFT變換，還能調(diào)節(jié)該波形的幅度、頻率、相位以及調(diào)制方式等信息，最后由本文設(shè)計(jì)的串口應(yīng)用程序?qū)⑦@些波形數(shù)據(jù)信息輸送給下位機(jī)。
　　本課題所設(shè)計(jì)的任意波形發(fā)生器不僅能夠產(chǎn)生出一些標(biāo)準(zhǔn)波形，還可產(chǎn)生雙指數(shù)函數(shù)波形，該波形能夠模擬標(biāo)準(zhǔn)雷電波形，另外還可通過(guò)手動(dòng)繪制產(chǎn)生相應(yīng)的任意波形，并實(shí)現(xiàn)了各