1、隨著移動(dòng)支付的日益普及，在享受支付便捷的同時(shí)保障信息的安全顯得尤為重要，因此信息安全中的加密技術(shù)和認(rèn)證技術(shù)也隨之得到大力發(fā)展。其中RSA密鑰對(duì)，作為信息安全交換的重要組件，在如今的通信協(xié)議、密鑰傳輸與交換、數(shù)字簽名、身份認(rèn)證等方面得到廣泛應(yīng)用。
　　然而以智能卡為移動(dòng)支付手段卻存在一個(gè)普遍現(xiàn)象，那就是在實(shí)時(shí)響應(yīng)的要求下，多數(shù)智能卡在生成RSA密鑰對(duì)的過程中存在耗時(shí)過長、密鑰對(duì)長度過短等弊端，這直接導(dǎo)致了生成的密鑰對(duì)速度過慢同時(shí)安全

2、等級(jí)較低。
　　針對(duì)以上兩點(diǎn)弊端，本文在充分考慮了影響生成時(shí)間的關(guān)鍵因素后，對(duì)其中最重要的模乘運(yùn)算單元采用多級(jí)流水結(jié)構(gòu)，極大提高了模乘運(yùn)算速度，同時(shí)針對(duì)模冪運(yùn)算采用安全的并行算法，使得速度再次提升50％；此外針對(duì)密鑰對(duì)生成所需的其它關(guān)鍵子模塊實(shí)現(xiàn)硬件加速，在面積增加少許的情況下，進(jìn)一步提高密鑰對(duì)的生成時(shí)間；本文所實(shí)現(xiàn)的硬件電路同樣支持從512bit至2048bit之間任意長度的RSA密鑰對(duì)，安全性得到大幅提高的同時(shí)具有良好的伸縮特

3、性。
　　本文在完成硬件設(shè)計(jì)之后，對(duì)加速電路進(jìn)行Modelsim功能仿真，并基于Xilinx的Kintex-7 FPGA對(duì)電路進(jìn)行FPGA實(shí)現(xiàn)并分析其性能。本文設(shè)計(jì)的電路最高工作頻率為82.898MHz，occupied slice為2423，共占用6319 slice register，7577 slice LUT，在30MHz下生成一組1024bit密鑰對(duì)耗時(shí)約0.6s，與相關(guān)文獻(xiàn)相比，本文在速度上具有明顯優(yōu)勢(shì)。
　　最