1、高速圖像采集與傳輸系統(tǒng)基于FPGA強大的并行數(shù)據(jù)處理能力和千兆以太網(wǎng)的高速性和遠距離傳輸?shù)奶匦栽O計而成，它可以實時的對遠距離的圖像數(shù)據(jù)進行采集和傳輸。圖像采集與傳輸系統(tǒng)對于運動目標的檢測和導航與制導等技術的發(fā)展具有重要意義。本文的主要研究工作包括:
　　1.高速圖像采集與傳輸系統(tǒng)由圖像采集電路板和CMOS圖像傳感器OV5640兩部分構成。圖像采集電路板由主控制器EP4CE15F23C8N、DDR2存儲器MT47H64M16、以太網(wǎng)

2、接口控制芯片RTL8211EG和擴展口等部分組成。
　　2.對系統(tǒng)的圖像采集電路板進行了實物的制作。首先對FPGA核心電路、DDR2存儲器電路和Ethernet接口電路以及擴展口電路等原理圖進行了設計。然后根據(jù)各個部分外圍電路的連接特點進行了整體PCB的設計，主要包括疊層結構的設計、布局布線、阻抗計算以及電源平面劃分等方面。最后完成了對電路板的焊接。
　　3.對系統(tǒng)的軟件進行了設計和編寫。本次設計在QuartusⅡ12.1軟

3、件開發(fā)平臺上完成，采用Verilog硬件描述語言對系統(tǒng)的軟件程序進行了設計，主要包括OV5640圖像采集模塊、DDR2圖像存儲模塊、Ethernet圖像傳輸模塊以及時鐘管理模塊的軟件邏輯結構設計。
　　系統(tǒng)工作流程為:CMOS圖像傳感器首先將采集到的圖像數(shù)據(jù)組合為位寬為32位的數(shù)據(jù)，然后將數(shù)據(jù)通過乒乓操作的方法存儲到DDR2 SDRAM中，DDR2對圖像數(shù)據(jù)實現(xiàn)緩存，最后通過UDP傳輸協(xié)議將緩存在DDR2中的數(shù)據(jù)傳輸?shù)缴衔粰CPC。