1、 上海交通大學碩士學位論文 0.13um 工藝平臺下 RF PDK 套件的開發(fā)與自動化設計 碩 士 研 究 生：吳林 學 號：1112102010 導 師：施國勇 單 位：上海交通大學 副 導 師：黃勇 單 位：華潤上華半導體有限公司 申 請 學 位：工程碩士 工 程 領 域：集成電路工程 專 業(yè) 方 向：軟件 班 級：Z1121021 學 院：微電子學院 上海交通大學碩士學位論文 I 0.13um 工藝平

2、臺下下 RF PDK 套件的開發(fā)與自動化設計 摘 要 工藝設計套件(Process Design Kit)是為模擬/混合信號集成電路設計而提供的完整設計文件的集合，是連接集成電路設計與集成電路工藝制造的完整數(shù)據(jù)平臺。 為了開發(fā)出性能優(yōu)越的 PDK 套件，本文通過對 PDK 不同開發(fā)方式的比較， 證明了基于 PDK Automation System(PAS)工具對 PDK 實現(xiàn)優(yōu)化開發(fā)的優(yōu)越性。 并以此為基礎， 通過對 0.13um R

3、F 工藝 PDK 套件的技術文件、CDF 參數(shù)以及參數(shù)化單元(Pcell)的開發(fā)，研究并討論了在 PDK 開發(fā)過程中所采用的設計流程以及設計方法。 其中， 對于 PDK的核心組成部分 CDF 參數(shù)以及參數(shù)化單元(Pcell)的優(yōu)化開發(fā)，文中進行了詳細的介紹。在器件參數(shù)化設計(Pcell)方面，文中通過對器件結構的細致分析，在傳統(tǒng)設計方法的基礎上對器件參數(shù)化設計方法進行了優(yōu)化， 提出鏡像復制、 整體復制以及層次歸納等多種結構優(yōu)化算法，并以

4、此設計出源程序可讀性和可維護性優(yōu)良、Pcell 運算速度快、執(zhí)行效率高的器件參數(shù)化單元。另一方面對于 CDF 參數(shù)的開發(fā)，文中通過對寫回程序(callback)的定義，實現(xiàn)了對 CDF 參數(shù)的多種操作功能，在CDF 參數(shù)間建立了簡單有效的傳遞關系， 有效解決了 CDF 參數(shù)輸入超出工藝以及模型量測范圍的難題。 在 PDK 開發(fā)的后期驗證中， 針對于目前以人工建立 Pcell 測試模型的傳統(tǒng)驗證方法， 文中提出了采用程序實現(xiàn)自動化建立 P