1、21世紀是電子信息時代，其中多媒體技術(shù)的快速發(fā)展使數(shù)字圖像處理被廣泛的應用到各行業(yè)中，如安防、氣象、交通、航天航空、工業(yè)檢測等。隨著圖像處理數(shù)據(jù)的不斷增加，采用軟件方案處理圖像已經(jīng)無法滿足實時性的需求，而微電子技術(shù)正向高速、高效、高集成化、高可靠性發(fā)展，使基于硬件平臺的數(shù)字圖像處理系統(tǒng)更具優(yōu)勢。現(xiàn)場可編程門陣列（Field Programmable Gate Array，F(xiàn)PGA）就是一種比較理想的硬件解決方案，如今基于FPGA的圖像處

2、理加速器研究成為國內(nèi)外的熱門課題。
　　本文以FPGA為平臺，采用Verilog HDL硬件描述語言，研究一個可配置圖像處理加速器，實現(xiàn)分辨率在1024*a（a為自然數(shù)）以內(nèi)，256灰度級的任意圖像大小的中值濾波和邊緣檢測處理。通過SPI總線協(xié)議，外部CPU可讀寫FPGA內(nèi)自定義寄存器，設定圖像大小及模式選擇等參數(shù)，完成不同需求的中值濾波或邊緣檢測處理，同時將處理完的數(shù)據(jù)緩存到異步 FIFO存儲器中。在設計中，遵循速度與面積互換原

3、則，挖掘算法并行性和流水結(jié)構(gòu)，通過改進算法、時序約束等措施，提高頂層模塊的處理速度，從而提高圖像處理速度，達到加速的效果。圖像處理加速器的設計是在Altera公司的Quartus II14.0開發(fā)環(huán)境下進行的，仿真是在Mentor公司的Modelsim SE10.2環(huán)境下進行的。綜合仿真結(jié)果顯示，本設計能夠較好的完成設定的圖像處理功能，最高頻率可達128.8Mhz，圖像數(shù)據(jù)處理流量高達1Gbps，對于800*600分辨率的8位灰度圖像進