1、隨著日益增長的高速傳輸?shù)男枰?傳統(tǒng)的并行通信技術已經(jīng)成為進一步提高數(shù)據(jù)傳輸速率的主要瓶頸,限制了系統(tǒng)整體性能的提升。在這種情況下,以SerDes為代表的串行通信技術以其較低的功耗、簡單的系統(tǒng)互聯(lián)、更強的抗干擾能力以及更高的傳輸速率等優(yōu)點,正在逐步取代傳統(tǒng)的并行通信技術而成為當前高速通信的主流。
　　SerDes是英文Serializer(串化器)/Deserializer(解串器)的縮寫。在發(fā)送端,用于將低速的并行CMOS數(shù)字信號

2、轉(zhuǎn)換為高速的串行低電壓差分信號并通過光纖或銅線發(fā)送出去;在接收端,再將高速的低電壓差分信號正確的轉(zhuǎn)換為CMOS電平信號后進行串并轉(zhuǎn)換輸出。它是一種時分多用、點對點的串行通信技術,廣泛應用于光纖通信、接入設備、WI系統(tǒng)以及工業(yè)控制系統(tǒng)。這種點對點的串行通信技術不需要傳輸同步時鐘,所以傳輸速率可以達到很高,而且互連時最少只需要一對傳輸線,可以有效減少系統(tǒng)互連的復雜度,降低總體成本。
　　一個典型的SerDes芯片包括:8B/10B編解

3、碼器、產(chǎn)生高速時鐘的鎖相環(huán)、LVDS收發(fā)器以及從接收信號中恢復出時鐘的 CDR電路。本文旨在研究 SerDes電路的IP化并將其用于光纖通信的物理層接口中。圍繞SerDes電路IP化所要交付的內(nèi)容,做了如下一些工作:
　　第一,詳細研究了IP化流程,IP軟核、固核和硬核的異同以及它們在IP化過程中所要提交的內(nèi)容;
　　第二,詳細研究了SerDes電路的原理圖、版圖以及特殊I/O;
　　第三,采用模擬硬件描述語言Veri