1、可編程邏輯器件FPGA具有設(shè)計靈活、工作效率高、開發(fā)周期短、研發(fā)成本低等特點，目前已被廣泛的應(yīng)用于航天航空等眾多領(lǐng)域中。在FPGA的項目設(shè)計中，需要衡量整個設(shè)計的性能，本文用代價開銷表示其性能。FPGA大型設(shè)計是由各個功能模塊之間進行自頂向下層次化、結(jié)構(gòu)化的設(shè)計組成的，所以對功能模塊的分析和研究成為估算整個設(shè)計的代價的一個方向。本文的主要研究成果如下：
　　1．介紹了FPGA代價的三個要素的概念，即面積、工作速度和功耗，并分析出了

2、各自的影響因素，建立了各自的模型。這樣便可以通過估算一個功能模塊的資源開銷情況，進而估算整個功能模塊的代價三要素的值。本文工作的優(yōu)點是找出了一個通用的估算模型，無需實際的設(shè)計文件，適用性比較強，提高了工作效率。
　　2．針對XC4VSX55型號FPGA芯片進行分析，重點研究了功耗建模過程，尤其是提出了一種結(jié)合學(xué)習(xí)率自適應(yīng)調(diào)整與LM算法的BP神經(jīng)網(wǎng)絡(luò)算法。具體的實現(xiàn)過程如下，首先通過Xilinx公司提供的功耗估算工具XPower E

3、stimator獲取輸入輸出量，即樣本數(shù)據(jù)，然后對樣本數(shù)據(jù)進行BP神經(jīng)網(wǎng)絡(luò)的訓(xùn)練過程，利用BP神經(jīng)網(wǎng)路的權(quán)值和閾值實現(xiàn)隱形表達估算因素間的內(nèi)在聯(lián)系，最后獲取功耗的模型。
　　3．對于大型且復(fù)雜的FPGA設(shè)計來說，通常需要在ISE開發(fā)工具的GUI界面上進行反復(fù)不斷的調(diào)試，而頻繁的鼠標(biāo)點擊界面過程勢必會大大增加資源的浪費，增加設(shè)計和調(diào)試時間，降低整個項目設(shè)計的效率。本文在Linux平臺下對多個功能模塊的VHDL源文件進行處理，通過C語

4、言自動化編程實現(xiàn)ISE命令行方式的調(diào)用工作，完成ISE的GUI界面下相同的操作，即綜合、映射以及布局布線等過程；然后利用代價三個要素的模型獲取各個要素的值。這種后臺調(diào)用ISE工具的方式能夠降低調(diào)試過程的繁瑣性和復(fù)雜度，既保證了工程設(shè)計的準(zhǔn)確性，又提高了設(shè)計的效率，使整個設(shè)計過程更加方便快捷。
　　4．在Linux平臺下實現(xiàn)ISE的命令行方式，充分利用了Linux的優(yōu)勢，即源代碼開放、運行維護的成本低、運行速度快、效能好等，將Lin