1、隨著市場對集成電路的需求量和性能要求的不斷提高，片上多核系統(tǒng)（Multi-Processor Systems-on-Chip，MPSoCs）被越來越多的使用在高性能、高速度、低功耗的集成電路產(chǎn)品中。隨著片上處理單元數(shù)量的增加，傳統(tǒng)的單總線模式由于自身較差的擴展性和帶寬受限等原因，越來越不能滿足系統(tǒng)上多核之間通信的要求，而片上網(wǎng)絡(luò)（Network on Chip，NoC）作為一種片上多核系統(tǒng)新的互聯(lián)范式，能夠?qū)⑼ㄐ畔到y(tǒng)從計算系統(tǒng)中剝離出來

2、，有效地提高片上系統(tǒng)（System on Chip，SoC）的性能。在片上網(wǎng)絡(luò)的通信過程中，路由器或鏈路通道中存在一定的故障發(fā)生率，這些故障引發(fā)的錯誤會降低片上網(wǎng)絡(luò)的可靠性，甚至導致整個片上網(wǎng)絡(luò)系統(tǒng)失效，因此片上網(wǎng)絡(luò)中容錯策略的設(shè)計尤為重要?；谶@樣的背景，本文在網(wǎng)格（mesh）拓撲結(jié)構(gòu)的基礎(chǔ)上，結(jié)合哈密頓路徑和HOE（Hamiltonian-based Odd-Even）轉(zhuǎn)彎模型，在二維和三維片上網(wǎng)絡(luò)中，分別提出了無死鎖的可容錯路由算

3、法，論文的主要工作如下：
　　1、基于傳統(tǒng)的哈密頓路徑，在二維mesh結(jié)構(gòu)上設(shè)計了一種不需要虛通道和額外信息的無死鎖可容錯路由算法HoeFA（Hamiltonian-based odd-even Fault-tolerant Algorithm），該方法保證數(shù)據(jù)包檢測到故障之后，在每一個節(jié)點都存在逃逸方向和路徑，結(jié)合HOE轉(zhuǎn)彎模型，探索在一些情況下的最短路由路徑，提升容錯路由時最短路徑的使用率，并且充分利用此轉(zhuǎn)彎模型增加的轉(zhuǎn)彎，實

4、現(xiàn)路由算法的部分自適應(yīng)性，改善網(wǎng)絡(luò)中交通量的均勻程度，相比于傳統(tǒng)哈密頓容錯算法，該算法對于吞吐量以及數(shù)據(jù)包的到達數(shù)都有2％到6％的提升率，并且能降低網(wǎng)絡(luò)的平均延遲和最大延遲。
　　2、在二維容錯算法設(shè)計的基礎(chǔ)上，考慮涉及縱向路由的容錯策略，并在不同的奇偶平面上分別采用基于不同轉(zhuǎn)彎模型的容錯方法，從而獲得在三維片上網(wǎng)絡(luò)中的算法設(shè)計，與二維實驗結(jié)果相似，該算法對三維網(wǎng)絡(luò)中的吞吐量，延遲和數(shù)據(jù)包到達數(shù)均有提高。
　　3、結(jié)合硬件冗