1、目前，大數(shù)據(jù)應(yīng)用發(fā)展迅速，其具有與傳統(tǒng)應(yīng)用不同的數(shù)據(jù)特征，這給處理器的訪存性能提出了挑戰(zhàn)，加大了計算性能和存儲性能之間的差異。三維堆疊存儲結(jié)構(gòu)以其低延遲、大容量、高帶寬等特點，有效緩解了存儲墻的問題，非易失存儲介質(zhì)除非易失性之外在容量和能耗上也優(yōu)勢明顯，其與三維堆疊技術(shù)結(jié)合形成的非易失三維堆疊存儲結(jié)構(gòu)已成為發(fā)展的必然。閃存作為目前最成熟的非易失存儲介質(zhì)，更具有實際意義。本文據(jù)此重點研究針對大數(shù)據(jù)應(yīng)用的閃存三維堆疊存儲結(jié)構(gòu)。
　　首

2、先，本文根據(jù)三維堆疊存儲結(jié)構(gòu)的現(xiàn)狀，歸納出針對存儲層次、存儲器類型、處理器層和存儲器層之間的通信方式和面向大數(shù)據(jù)應(yīng)用這四個方面的三維堆疊存儲結(jié)構(gòu)的重點研究方向；主要分析了兩種不同存儲介質(zhì)的三維堆疊存儲結(jié)構(gòu)：DRAM（動態(tài)隨機存取存儲器）堆疊和NVM（非易失性存儲器）堆疊，據(jù)此總結(jié)了三維堆疊存儲結(jié)構(gòu)的特點，并針對大數(shù)據(jù)應(yīng)用指出未來可能的研究思路。針對非易失三維堆疊存儲結(jié)構(gòu)，本文重點介紹了閃存三維堆疊存儲結(jié)構(gòu)，同時簡要介紹新型非易失堆疊存儲

3、結(jié)構(gòu)，并以此作為研究基礎(chǔ)。
　　其次，利用模擬實現(xiàn)和測試的方法，本文對閃存三維堆疊存儲結(jié)構(gòu)的特性進(jìn)行了分析，其中選取能反映出閃存特性和其作為非易失存儲介質(zhì)的通性作為測試變量，以訪存延遲作為結(jié)果進(jìn)行測試。通過對多個測試數(shù)據(jù)的分析總結(jié)，最終得到四個典型特性，主要體現(xiàn)在三維堆疊結(jié)構(gòu)的帶寬優(yōu)勢在大數(shù)據(jù)應(yīng)用上影響顯著；隨著帶寬優(yōu)勢的增加，閃存的讀寫和擦除延遲影響逐漸減少；閃存頁大小主要影響命中率，對延遲結(jié)果影響并不明顯；閃存容量對結(jié)果影響較

4、大。同時也給出了下一步的存儲優(yōu)化點。
　　之后，根據(jù)由于閃存和DRAM兩者不同的特性反映出的存儲優(yōu)化點，為了優(yōu)化原有的閃存堆疊存儲結(jié)構(gòu)，充分利用兩種不同存儲介質(zhì)的特性，本文提出了兩個優(yōu)化策略，分別是粒度差異優(yōu)化策略和閃存層讀寫分區(qū)優(yōu)化策略，旨在進(jìn)一步提高系統(tǒng)訪存性能，并據(jù)此給出了兩個策略的設(shè)計思路和具體實現(xiàn)等理論基礎(chǔ)。
　　最后，本文對兩個策略的優(yōu)化效果進(jìn)行了測試。通過對已有代碼進(jìn)行修改和利用工具收集必要的信息，本文實現(xiàn)了一

5、個能反映閃存三維堆疊存儲結(jié)構(gòu)模塊功能的簡單模擬器，通過模擬器和選取合適的實驗參數(shù)，得到多個結(jié)果，實驗結(jié)果表明，兩個策略優(yōu)化了原有閃存三維堆疊存儲結(jié)構(gòu)下的處理器的訪存性能，并且在閃存層讀寫分區(qū)策略下，閃存的寫耐性也有一定的提升。在訪存延遲結(jié)果下，粒度差異策略提高性能達(dá)11.3％，讀寫分區(qū)策略達(dá)5.4%，兩個策略共同作用下，優(yōu)化效果顯著，性能提高了17.2%。
　　綜上，本課題針對大數(shù)據(jù)應(yīng)用特征，主要對閃存三維堆疊存儲結(jié)構(gòu)進(jìn)行了特性分