1、隨著電子技術(shù)、自動(dòng)化控制和計(jì)算機(jī)應(yīng)用的發(fā)展,臺(tái)式機(jī)器人的運(yùn)動(dòng)控制不斷向著高精度、高速度、微型化、智能化和通用化方向發(fā)展。目前,以數(shù)字信號(hào)處理器(DSP)和現(xiàn)場(chǎng)可編程邏輯門陣列(FPGA)為核心的運(yùn)動(dòng)控制方案己成為運(yùn)動(dòng)控制方案的發(fā)展趨勢(shì)。它結(jié)合了 DSP強(qiáng)大的數(shù)據(jù)計(jì)算能力和FPGA的邏輯運(yùn)算能力,具有數(shù)據(jù)處理能力強(qiáng)、可擴(kuò)展能力強(qiáng)、通用性好、運(yùn)動(dòng)控制性能強(qiáng)的特點(diǎn)。
　　本文在分析對(duì)比基于不同硬件平臺(tái)、不同算法設(shè)計(jì)方案的臺(tái)式機(jī)器人運(yùn)動(dòng)控

2、制系統(tǒng)的基礎(chǔ)上，確定了基于異構(gòu)多核的算法設(shè)計(jì)方案。針對(duì)異構(gòu)多核的結(jié)構(gòu)特點(diǎn)，分析并給出了臺(tái)式機(jī)器人運(yùn)動(dòng)控制算法任務(wù)的分配策略。重點(diǎn)研究了包括插補(bǔ)算法、位置控制算法和速度規(guī)劃算法在內(nèi)的臺(tái)式機(jī)器人運(yùn)動(dòng)控制核心算法以及在實(shí)現(xiàn)過程中的關(guān)鍵技術(shù)點(diǎn)。
　　在插補(bǔ)算法方面，采用DSP+FPGA兩級(jí)插補(bǔ)，DSP實(shí)現(xiàn)軟件粗插補(bǔ)，F(xiàn)PGA實(shí)現(xiàn)硬件精插補(bǔ)，充分發(fā)揮軟硬件性能，提高插補(bǔ)效率；設(shè)計(jì)和實(shí)現(xiàn)了平面及空間的直線插補(bǔ)及圓弧插補(bǔ)；采用極坐標(biāo)系、以步距角

3、為進(jìn)給量實(shí)現(xiàn)圓弧粗插補(bǔ)，簡(jiǎn)化了圓弧插補(bǔ)的過象限處理。
　　在位置控制算法方面，針對(duì)臺(tái)式機(jī)器人在高速度、短行程運(yùn)動(dòng)過程中產(chǎn)生的振動(dòng)和強(qiáng)烈沖擊，會(huì)對(duì)系統(tǒng)造成較強(qiáng)干擾等因素。提出了基于BP神經(jīng)網(wǎng)絡(luò)自抗擾控制對(duì)臺(tái)式機(jī)器人進(jìn)行位置伺服控制，提高了位置控制的精度和動(dòng)態(tài)響應(yīng)特性，且具有較好的抗干擾能力。
　　在速度規(guī)劃算法方面，針對(duì)常用的多項(xiàng)式 T形、S形曲線加減速計(jì)算量較大，不適合于臺(tái)式機(jī)器人插補(bǔ)運(yùn)動(dòng)控制高速計(jì)算的要求。提出了基于數(shù)字卷

4、積方式的加減速控制，其適合于高速計(jì)算的要求，可以避免預(yù)測(cè)減速點(diǎn)，極大的減少計(jì)算負(fù)擔(dān)提高了效率，能夠快速實(shí)現(xiàn)速度規(guī)劃，速度曲線平滑。
　　在設(shè)計(jì)實(shí)現(xiàn)過程中，將精插補(bǔ)模塊、位置計(jì)數(shù)模塊、I/O信號(hào)處理、編碼反饋信號(hào)處理模塊和雙端口 RAM等功能模塊以及基于數(shù)字卷積的梯形速度控制算法和S形速度控制算法使用單片 FPGA來(lái)進(jìn)行硬件實(shí)現(xiàn)。在DSPF28M35中采用C語(yǔ)言分別實(shí)現(xiàn)了基于時(shí)間分割的粗插補(bǔ)算法、速度數(shù)據(jù)的計(jì)算及位置控制算法。