1、隨著可編程邏輯控制器(ProgrammableLogicController,PLC)應用領域的日益擴大，PLC軟件規(guī)模的膨脹導致掃描周期延長，使得PLC難以滿足對響應時間有嚴格要求的實時工業(yè)控制系統(tǒng)的需求。目前國際學術界對構建高速可編程邏輯控制器的研究還處于起步狀態(tài)，成熟的PLC架構體系與實現方法還未形成。本文對構建高性能PLC的關鍵技術進行了有益的探索，并提出了一些可行方法，對于高速可編程控制器的發(fā)展具有一定意義。
　　 本

2、文的工作主要包括以下幾個方面:
　　 (1)提出基于FPGA的可編程邏輯控制器總體實現方案。
　　 (2)提出梯形圖拓撲結構正確性的驗證方法。
　　 (3)建立了二叉分解樹BDT模型，可以作為符合IEC61131-3標準梯形圖的中間表示形式。
　　 (4)提出了梯形圖布爾邏輯、功能塊、定時器、計數器等VHDL代碼的自動生成算法。
　　 (5)提出了一個梯形圖數據依賴分析方法，建立了BDT數據依賴模