數(shù)字接收機抗信號衰落技術(shù)的研究與FPGA實現(xiàn).pdf_第1頁
已閱讀1頁,還剩76頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、在數(shù)字無線通信系統(tǒng)中,信號傳輸由于信道環(huán)境的影響會產(chǎn)生衰落現(xiàn)象,使得接收端無法正確的接收到有效信息。為了得到正確的信息,降低誤碼率,需要在接收端增加一些技術(shù)方法來補償信道的這種非理想特性。自動增益控制器和盲均衡器便可以解決信道傳輸中出現(xiàn)的信號衰落問題,自動增益控制是采用放大弱信號、削弱強信號的方法,使得接收到的信號盡量地保持在接收機的正常工作范圍內(nèi);盲均衡器利用接收信號本身的統(tǒng)計特性對信道進(jìn)行均衡,消除符號間干擾;兩種技術(shù)相互獨立、相互

2、作用,較好的解決了信號衰落問題。
  本文采用軟件無線電(SDR)技術(shù),在理想數(shù)字接收機的基礎(chǔ)上增加了自動增益控制器和盲均衡器,使得此數(shù)字接收機具有了抗信號衰落的能力。本文主要介紹了自動增益控制器的AGC算法和盲均衡器的CMA算法,在此基礎(chǔ)上,確定系統(tǒng)的總體設(shè)計方案,并進(jìn)一步完成系統(tǒng)的硬件平臺設(shè)計。利用MATLAB仿真工具,對兩種算法進(jìn)行建模仿真,證明了所設(shè)計的環(huán)路結(jié)構(gòu)的正確性。利用QuartusⅡ開發(fā)軟件,編寫Verilog H

3、DL代碼,對數(shù)字接收機進(jìn)行FPGA實現(xiàn),通過Modelsim進(jìn)行時序仿真驗證,并利用SignaltapⅡ在線邏輯分析儀對所設(shè)計的模塊進(jìn)行硬件測試。
  本文所設(shè)計的AGC環(huán)路采用最抖下降法,這樣設(shè)計的環(huán)路結(jié)構(gòu)更加簡單,更易于FPGA實現(xiàn),占用的硬件資源更少。本文設(shè)計的盲均衡器并不需要借助訓(xùn)練序列,有效地利用了信道帶寬,并且環(huán)路的收斂速度和穩(wěn)定性也很好,能有效的消除碼間干擾,正確的還原出基帶信號,驗證了系統(tǒng)設(shè)計方案的正確性和可實現(xiàn)性

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論