1、隨著SoC設計復雜度與上市時間的矛盾日益凸顯,功能驗證已經(jīng)成為超大規(guī)模集成電路設計的嚴峻挑戰(zhàn)。本文以IP核及嵌入式處理器的功能驗證為研究對象,分別對驗證平臺、驗證工具、仿真流程、驗證方法進行探索,系統(tǒng)地提出了高效的IP核設計驗證方法與嵌入式處理器功能驗證方法,顯著提高了SoC中關鍵基礎組件的驗證效率,加速了SoC的設計驗證進程。本文的研究內容與創(chuàng)新點主要包括以下四個方面:
　　 1、基于虛擬SoC平臺的IP核設計驗證方法。在計算

2、與通信的功能正交性理論指導下,對IP的內部邏輯與通信接口進行正交分離,并設計通用總線接口,提高了IP接口的設計復用性。采用SPIRIT標準構建IP的設計與驗證資源規(guī)范化描述庫,并提出了面向目標SoC系統(tǒng)的IP自動化集成流程.通過高層抽象建模方法,設計了包括系統(tǒng)級功能模型與外設行為模型在內的虛擬SoC平臺,為不同IP提供統(tǒng)一的驗證環(huán)境。基于虛擬SoC平臺,正交分解IP的功能驗證激勵空間,分別優(yōu)化IP的通信接口與邏輯功能驗證用例生成流程,有

3、效壓縮了激勵冗余度,提高了激勵生成的效率與可復用性。
　　 2、嵌入式處理器時鐘精確模型設計方法與系統(tǒng)調用轉換方法。采用面向對象方法,對處理器仿真模型的流水線架構與功能模塊單元進行分離建模與設計,并基于穩(wěn)定流水線架構對離散功能模塊開展快速重構,提高時鐘精確仿真模型對嵌入式處理器設計空間的搜索能力。面向目標仿真程序中的系統(tǒng)調用請求,提出系統(tǒng)調用轉換的直通通道方法,采用時鐘精確仿真模型中的寄存器組模塊與總線接口模塊對系統(tǒng)調用的參數(shù)和

4、數(shù)據(jù)進行提取和轉換,在虛擬系統(tǒng)與宿主系統(tǒng)之間進行系統(tǒng)調用的傳遞與實現(xiàn),支持目標程序的快速仿真和高效調試。
　　 3、嵌入式處理器驗證平臺與動態(tài)仿真流程.建立由驗證用例,隨機激勵生成器與資源庫,信號層驗證子平臺,仿真參考模型與結果檢測,覆蓋率統(tǒng)計等部分所組成的嵌入式處理器驗證平臺,并基于該平臺提出了動態(tài)仿真流程方法,將平臺調度流程與仿真流程相分離,設計平臺調度中心控制驗證平臺的單向主控流程,設計仿真流程控制臺實現(xiàn)動態(tài)循環(huán)的仿真流程

5、,實現(xiàn)了處理器驗證平臺的一次靜態(tài)編譯、多次動態(tài)隨機激勵生成與循環(huán)仿真,有效壓縮了編譯時間消耗,提高了仿真效率。
　　 4、基于層次化架構的處理器隨機激勵生成方法。提出處理器功能空間的層次化建模方法,基于處理器指令集進行指令功能的聚合與抽象,根據(jù)功能粒度的不同構建層次化驗證資源庫,其中包括場景配置庫與功能操作庫,對處理器隨機激勵生成提供驗證資源支持.基于驗證資源庫,提出層次化的受約束隨機激勵生成方法,實現(xiàn)約束的分層設計、添加與單向