已閱讀1頁(yè),還剩82頁(yè)未讀, 繼續(xù)免費(fèi)閱讀
版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、電子科技大學(xué)UNIVERSITYOFELECTRONICSCIENCETECHNOLOGYOFCHINA碩士學(xué)位論文MASTERTHESIS(電子科技大學(xué)圖標(biāo))論文題目基于CMOS工藝的全芯片ESD設(shè)計(jì)學(xué)科專業(yè)微電子學(xué)與固體電子學(xué)微電子學(xué)與固體電子學(xué)學(xué)號(hào)201221030134作者姓名何林峰何林峰指導(dǎo)教師劉志偉副教授劉志偉副教授FULLCHIPESDDESIGNONCMOSPROCESSAMasterThesisSubmittedtoU
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于0.18μmcmos工藝的全芯片esd保護(hù)的研究
- FPGA全芯片ESD防護(hù)設(shè)計(jì)和優(yōu)化.pdf
- 基于CMOS工藝的射頻發(fā)射芯片的設(shè)計(jì).pdf
- 一種隔離芯片的全芯片ESD防護(hù)研究.pdf
- 基于CMOS工藝的抗輻射加固光電探測(cè)芯片設(shè)計(jì).pdf
- 有效改進(jìn)全芯片ESD防護(hù)能力的設(shè)計(jì)方案.pdf
- 基于CMOS工藝的太赫茲成像芯片研究.pdf
- 采用GCMOS技術(shù)的4KV全芯片ESD防護(hù)設(shè)計(jì).pdf
- WSN節(jié)點(diǎn)射頻芯片中基于CMOS工藝的LDO設(shè)計(jì).pdf
- 基于CMOS工藝的毫米波壓控振蕩器芯片設(shè)計(jì).pdf
- 210V SOI工藝PDP行驅(qū)動(dòng)芯片的ESD防護(hù)設(shè)計(jì).pdf
- 次亞微米CMOS工藝下的ESD防護(hù)技術(shù)研究.pdf
- CMOS電源監(jiān)控芯片的設(shè)計(jì).pdf
- CMOS集成電路ESD研究.pdf
- 基于65nm CMOS工藝的系統(tǒng)芯片專用模擬IP研究與設(shè)計(jì).pdf
- CMOS片上ESD保護(hù)電路設(shè)計(jì)研究.pdf
- CMOS集成電路ESD保護(hù)技術(shù)的研究和設(shè)計(jì).pdf
- CMOS集成電路的ESD防護(hù)研究.pdf
- 基于深亞微米CMOS工藝的多標(biāo)準(zhǔn)全波段數(shù)字廣播接收機(jī)RF芯片研究.pdf
- CMOS集成電路ESD保護(hù)研究.pdf
評(píng)論
0/150
提交評(píng)論