1、基于A(yíng)SIC的SoC設(shè)計(jì)充分利用了已有的設(shè)計(jì)基礎(chǔ)，可以顯著的提高集成電路的設(shè)計(jì)能力。針對(duì)彈載系統(tǒng)高速化、小型化、集成化的特點(diǎn)，本文采用SoC技術(shù)完成彈載雷達(dá)信號(hào)處理系統(tǒng)設(shè)計(jì)，達(dá)到減小體積、降低功耗、提升檢測(cè)與跟蹤能力等目的，從而大幅度提高導(dǎo)彈的作戰(zhàn)能力。同時(shí)為滿(mǎn)足芯片的通用性和多模式要求，設(shè)計(jì)系統(tǒng)在硬件上可配置，軟件上可編程。
　　 本文首先根據(jù)雷達(dá)信號(hào)處理的相關(guān)基礎(chǔ)知識(shí)選擇彈載雷達(dá)信號(hào)處理SoC設(shè)計(jì)的算法結(jié)構(gòu)。接著基于SoC設(shè)

2、計(jì)中的IP核復(fù)用和SoC驗(yàn)證技術(shù)，在FPGA平臺(tái)上詳細(xì)分析了FIR濾波器和FFT模塊IP核的選擇和使用。在分析了它們結(jié)構(gòu)、速度、規(guī)模、資源對(duì)功耗影響的基礎(chǔ)上，本文片上系統(tǒng)的設(shè)計(jì)選擇使用脈動(dòng)式濾波器結(jié)構(gòu)和流水線(xiàn)FFT結(jié)構(gòu)。本文還結(jié)合芯片抗輻射的相關(guān)知識(shí)，對(duì)系統(tǒng)所采用的三模冗余的抗輻射設(shè)計(jì)方法做了詳細(xì)分析并在FPGA上進(jìn)行仿真。最后根據(jù)彈載雷達(dá)信號(hào)處理SoC芯片的要求，在高端FPGA平臺(tái)上完成了雷達(dá)信號(hào)處理機(jī)的邏輯設(shè)計(jì)，并且對(duì)FPGA的處理