1、碼分多址(CDMA)通信方式以其特有的抗干擾性、多址能力和多徑分集能力，而成為第三代移動通信系統(tǒng)的主要技術。其中Rake接收技術是CDMA系統(tǒng)中的一項關鍵技術。隨著通信技術的迅猛發(fā)展，Rake接收技術以其有效的抗衰落的能力一直是人們研究的熱點。人們不斷的對傳統(tǒng)的Rake接收機進行改進，獲得性能更佳的Rake接收機。FPGA技術的快速發(fā)展，也很大的改變了傳統(tǒng)的數(shù)字系統(tǒng)設計的方法。FPGA以其龐大的規(guī)模、開發(fā)過程投資小、開發(fā)周期短、保密性好

2、等優(yōu)點，為人們對Rake接收機的研究提供了方便。 本文旨在設計一種功耗低、硬件實現(xiàn)相對簡單的Rake接收機結(jié)構。首先，本文介紹了Rake接收的相關理論，對Rake技術的抗衰落性能進行了分析，然后，對各種Rake接收機進行了比較，最終提出了一種靈活配置的Rake接收機的改進方案，該方案采用了不同的緩沖器結(jié)構，能夠更多的節(jié)約硬件資源，整個接收機的功耗更低。最后利用VerilogHDL語言對其中的主要模塊進行編程設計，并在Xilinx