1、浮點部件是決定高性能微處理器性能的關(guān)鍵部件之一。論文實現(xiàn)了應用于亂序超標量X處理器的浮點發(fā)射隊列和浮點加法部件，并對其進行了相應的結(jié)構(gòu)改進，相應的功能驗證和性能測試表明所實現(xiàn)的浮點相關(guān)部件能夠正確完成所需要的設計功能，改進后浮點相關(guān)部件能夠有效提高特定應用下的浮點部件性能。該論文研究的內(nèi)容和相關(guān)成果直接用于工程實踐，主要包括：
　　1．實現(xiàn)了一種集中-分布式發(fā)射隊列結(jié)構(gòu)。通過對高性能浮點發(fā)射隊列進行相關(guān)的分析研究，根據(jù)現(xiàn)有X處理器

2、的亂序處理機制，實現(xiàn)了一個集中-分布式浮點發(fā)射隊列結(jié)構(gòu)。該發(fā)射隊列由發(fā)射塊、選擇模塊和記分牌模塊三大部分構(gòu)成。通過相應的喚醒算法、仲裁算法以及相應的更新算法，完成對分派到發(fā)射隊列的指令的發(fā)射控制。接著采用基于功能點驅(qū)動的方法進行功能驗證，利用功能點覆蓋率保障設計并確保驗證有效性和可靠性，通過設置功能點以及觀察代碼覆蓋率來得到浮點發(fā)射隊列功能的正確性。
　　2．實現(xiàn)了一種聚合結(jié)構(gòu)的浮點加法部件。以雙通路浮點加法結(jié)構(gòu)為基本框架，通過資

3、源共用的原則，將浮點與定點、浮點與浮點整數(shù)、浮點單雙精度和半精度轉(zhuǎn)換等操作與雙通路浮點加法充分整合，實現(xiàn)了一種聚合結(jié)構(gòu)的浮點加法部件。該聚合結(jié)構(gòu)的加法部件在不增加面積的基礎上能夠充分利用浮點加法的現(xiàn)有結(jié)構(gòu)完成額外的浮點操作，有效的利用了硬件資源，減少了相應的實現(xiàn)面積。接著采用基于大規(guī)模隨機數(shù)驅(qū)動的方法進行功能驗證，并以代碼覆蓋率來驅(qū)動整個模擬驗證流程，以代碼覆蓋率檢測和評估浮點加法部件驗證工作的質(zhì)量。
　　3．改進實現(xiàn)了一種雙輸入

4、端口的集中-分布式浮點發(fā)射隊列結(jié)構(gòu)。該結(jié)構(gòu)通過增加發(fā)射隊列的輸入端口，將X處理器浮點發(fā)射隊列的有效接收寬度由2提升到了4，使得發(fā)射隊列能夠支持的分派寬度增加一倍，主要手段是增加了一種虛擬保留站類型的發(fā)射塊；通過將發(fā)射隊列的項數(shù)由8項增加到16項，使得發(fā)射隊列能夠在更大的跨度空間內(nèi)將無關(guān)指令發(fā)射到執(zhí)行流水線中，有效的提高了浮點指令的執(zhí)行效率。測試結(jié)果表明：改進的發(fā)射隊列能夠有效的減少亂序超標量處理器浮點指令的等待時間，有效提高浮點指令的執(zhí)

5、行效率，性能提升最大能夠達到3.4％。
　　4．改進實現(xiàn)了一種低延遲分離式高性能浮點加法部件結(jié)構(gòu)。聚合結(jié)構(gòu)的浮點加法結(jié)構(gòu)能夠節(jié)省實現(xiàn)面積，但是并不能滿足超高性能的處理器對浮點性能的要求。論文通過將浮點轉(zhuǎn)換功能從聚合結(jié)構(gòu)的浮點加法部件中剝離，并采用基于物理綜合指導結(jié)構(gòu)優(yōu)化迭代的方式，將浮點加法部件的延遲由4拍減為3拍，理論性能提升25%；將轉(zhuǎn)換類指令的延遲由4拍減為2拍，理論性能提升50%。實際的性能測試表明，所實現(xiàn)的分離式浮點加法