1、SiGe技術(shù)將能帶工程和應(yīng)變工程引入了Si器件和集成電路。利用SiGe/Si能帶的不連續(xù)性，可以設(shè)計(jì)電子(或空穴)量子阱；利用生長(zhǎng)SiGe/Si贗晶產(chǎn)生的應(yīng)變效應(yīng)可以改變材料性質(zhì)，提高載流子的遷移率。由于SiGe技術(shù)與Si工藝相兼容，具有維系Si工藝巨大經(jīng)濟(jì)性的優(yōu)勢(shì)，受到廣泛關(guān)注和重視。 利用張應(yīng)變Si電子遷移率和壓應(yīng)變SiGe空穴遷移率比體Si高的優(yōu)越特性，可以制作出高性能的n-MOSFET和p-MOSFET。但要在同一層結(jié)構(gòu)

2、的材料上實(shí)現(xiàn)n-MOSFET和p-MOSFET的集成則比較困難，因?yàn)榭昭ê碗娮虞斶\(yùn)在不同的材料層，所需生長(zhǎng)的層結(jié)構(gòu)不同。 針對(duì)這一問(wèn)題，本論文對(duì)集成應(yīng)變Si和應(yīng)變SiGe溝道的SiGe/Si異質(zhì)結(jié)CMOS(HCMOS)進(jìn)行了較深入研究。分析了應(yīng)變Si和應(yīng)變SiGe溝道MOSFET器件的結(jié)構(gòu)和工作機(jī)理，包括表面溝道、埋溝、調(diào)制摻雜和雙溝道結(jié)構(gòu)，討論了制備器件的關(guān)鍵技術(shù)——馳豫SiGe“虛襯底”。詳細(xì)介紹了SiGe/SiHCMOS結(jié)

3、構(gòu)和優(yōu)缺點(diǎn)。 本文提出了一種新穎的垂直層疊共柵結(jié)構(gòu)SiGe/SiHCMOS。該結(jié)構(gòu)同時(shí)包含壓應(yīng)變Si1-xGex空穴量子溝道和張應(yīng)變Si電子量子溝道。p-MOSFET和n-MOSFET采用完全一致的層結(jié)構(gòu)設(shè)計(jì)，二者共同合用一個(gè)多晶Si1-xGex柵電極，而且不需要注阱和腐蝕有源層，技術(shù)與Si工藝相兼容。且SiGe/SiHCMOS面積比體SiCMOS縮小了一半，器件性能將大幅度提高。 在建立應(yīng)變Si和應(yīng)變SiGe材料物理參

4、數(shù)模型基礎(chǔ)上，采用二維數(shù)值器件模擬工具M(jìn)edici對(duì)所提出的垂直層疊共柵結(jié)構(gòu)SiGe/SiHCMOS進(jìn)行了模擬和分析，包括直流穩(wěn)態(tài)特性、交流小信號(hào)特性、瞬態(tài)特性，驗(yàn)證其可行性。深入研究了器件閾值電壓、特征頻率、跨導(dǎo)、驅(qū)動(dòng)電流等電學(xué)參數(shù)與器件幾何結(jié)構(gòu)參數(shù)和材料物理參數(shù)之間的關(guān)系。揭示了所提出的層結(jié)構(gòu)的作用及其對(duì)器件性能所顯示的優(yōu)越性，如器件結(jié)構(gòu)中所設(shè)計(jì)的馳豫Si0.7Ge0.3中間層對(duì)應(yīng)變Si1-xGex(x＞0.3)溝道中空穴和應(yīng)變Si