1、隨著半導(dǎo)體與集成電路技術(shù)的發(fā)展，成百甚至上千的IP核將集成到單個芯片上，片上系統(tǒng)（System on Chip，SoC）內(nèi)部互連結(jié)構(gòu)的吞吐量、延時、功耗、信號完整性以及時鐘同步等問題變得更加復(fù)雜。片上網(wǎng)絡(luò)（Network on Chip，NoC）采用基于數(shù)據(jù)包的傳輸方式，為模塊之間的互連提供高效、可靠、靈活的通信架構(gòu)，成為解決復(fù)雜SoC設(shè)計中全局互連與通信問題的有效方案。片上網(wǎng)絡(luò)NoC的架構(gòu)特性為片上系統(tǒng)的驗證和測試帶來了挑戰(zhàn)和機遇，迫

2、切需要測試和驗證方法的改進和創(chuàng)新。論文對基于NoC的片上系統(tǒng)驗證和測試中的關(guān)鍵技術(shù)進行研究，重點解決了測試數(shù)據(jù)壓縮編碼、面向NoC的多測試模式的測試殼設(shè)計、面向測試優(yōu)化的NoC映射等關(guān)鍵問題，并最終建立了模塊化的基于NoC的片上系統(tǒng)驗證測試平臺。
　　論文首先提出了一種基于NoC的片上系統(tǒng)測試數(shù)據(jù)壓縮編碼——改進型游程編碼AFDR，可用于實現(xiàn)IP核測試數(shù)據(jù)的壓縮，使得整體片上系統(tǒng)測試時間有效地減少。運用該編碼方案對多組ISCAS’

3、89標(biāo)準(zhǔn)電路的測試數(shù)據(jù)進行壓縮，并和其他壓縮方案進行了比較。實驗結(jié)果表明，通過同時對0游程和1游程進行處理，并對特定序列進行進一步的優(yōu)化編碼，提出的AFDR編碼壓縮效果明顯優(yōu)于傳統(tǒng)壓縮方案，其平均壓縮比優(yōu)于MFDR編碼11.22％，優(yōu)于SVIC編碼1.92%。論文同時還給出了AFDR編碼優(yōu)越性的理論分析和相配合的解壓縮電路設(shè)計。
　　為解決系統(tǒng)芯片的高效測試問題，提出了一種改進的兼容IEEE1500標(biāo)準(zhǔn)的嵌入式IP核的測試殼，該測

4、試殼模塊可高效地支持基于NoC的片上系統(tǒng)單播和多播測試。此外，設(shè)計的串行和并行測試響應(yīng)比較器使得IP核有無故障可在測試殼內(nèi)直接確認，并在單播和多播測試模式下快速傳輸測試結(jié)果，極大地提高了測試的效率和靈活性。此外，論文還介紹了相關(guān)的多播數(shù)據(jù)傳輸無死鎖路由器的設(shè)計。以ISCAS’89電路作為IP核構(gòu)建了多個NoC，進行單播和多播測試實驗。實驗結(jié)果表明，該測試殼可以有效地實現(xiàn)基于NoC的片上系統(tǒng)多模式測試，且所設(shè)計的串并行測試響應(yīng)比較器可明顯

5、地減少測試時間。
　　在設(shè)計了內(nèi)嵌IP核測試殼的基礎(chǔ)上，為實施基于NoC的片上系統(tǒng)并行測試，深入研究了多核并行測試調(diào)度算法，并基于設(shè)計的并行測試結(jié)構(gòu)，提出了面向測試優(yōu)化的NoC映射方案。首先提出一種分段式的測試優(yōu)化的映射方法，在滿足帶寬和分組內(nèi)IP核個數(shù)約束的條件下，使用分組調(diào)度算法先得到并行測試時間最小的分組，然后基于現(xiàn)有分組和IP核之間的通信量約束，運用啟發(fā)式算法實現(xiàn)測試優(yōu)化的NoC映射。實測數(shù)據(jù)表明，應(yīng)用該方案后，測試時間平

6、均減少12.67%；與隨機任務(wù)映射相比，映射代價平均減少24.5%。論文還進一步提出了一種協(xié)同測試優(yōu)化的NoC映射算法，基于多目標(biāo)優(yōu)化的遺傳算法協(xié)同優(yōu)化測試時間和映射開銷，并通過調(diào)整優(yōu)化目標(biāo)的比例，適應(yīng)不同NoC應(yīng)用需求。實測數(shù)據(jù)的比對表明，在協(xié)同優(yōu)化目標(biāo)均衡的情況下，可獲得更優(yōu)的總體開銷。
　　最后，論文給出了基于NoC的片上系統(tǒng)驗證測試平臺的設(shè)計，依據(jù)VMM驗證方法學(xué)構(gòu)建片上系統(tǒng)驗證平臺，通過實例證明該平臺可有效地完成基于No