1、可重構(gòu)計算系統(tǒng)是在通用計算機和專用ASIC的基礎(chǔ)上發(fā)展起來的,它結(jié)合了通用計算機的靈活性和專用ASIC的高效性的優(yōu)點,在加解密、信號處理以及模式識別等諸多領(lǐng)域有著重要應(yīng)用。部分重構(gòu)是一種新興的可重構(gòu)計算技術(shù),它使得可重構(gòu)計算系統(tǒng)在重新配置可重構(gòu)邏輯器件上的部分計算資源時不會影響器件上其余部分的功能,能實現(xiàn)系統(tǒng)資源的分時復用。與早期的可重構(gòu)計算技術(shù)相比,部分重構(gòu)技術(shù)能夠進一步提高資源利用率和系統(tǒng)性能。 目前，國內(nèi)可重構(gòu)技術(shù)的研究大

2、多是在基于FPGA的可重構(gòu)平臺上進行的,成功的應(yīng)用還停留在系統(tǒng)的靜態(tài)重構(gòu)的層次上。動態(tài)重構(gòu)還在進一步的研究過程中,它面臨著重構(gòu)時隙這樣的技術(shù)瓶頸。所謂重構(gòu)時隙就是,在數(shù)據(jù)重新配置時,可重構(gòu)芯片的I/O引腳對外呈現(xiàn)高阻狀態(tài),重新配置結(jié)束后,才恢復對外的邏輯功能,這一時間間隔稱為重構(gòu)時隙。本文針對上面的問題,提出了部分可重構(gòu)的AES加/解密設(shè)計方法,并對基于模塊的部分可重構(gòu)設(shè)計方法進行了深入的研究。主要內(nèi)容包括： 1.介紹了目前可重

3、構(gòu)計算技術(shù)的研究現(xiàn)狀和意義,分析了存在的問題。然后在AES算法的理論基礎(chǔ)上,提出了基于模塊的部分可重構(gòu)的AES加/解密算法。并且進行了部分可重構(gòu)驗證方案的設(shè)計。 2.論述了基于模塊的部分可重構(gòu)AES加/解密算法的設(shè)計流程,對部分可重構(gòu)的AES加解密算法的代碼進行了設(shè)計；對部分可重構(gòu)AES加解密算法的約束條件進行了設(shè)計。對模塊實現(xiàn)過程中以及最后的編譯階段遇到的問題進行了分析和解決。然后在Xilinx Virtex-II Pro F