1、基于高性能系統(tǒng)對系統(tǒng)復(fù)雜度、處理速度、功耗、功能多樣化的要求，高性能的SoC 芯片成為IC 設(shè)計業(yè)發(fā)展的大勢所趨。SoC 設(shè)計縮短了電路設(shè)計周期，降低了設(shè)計風險，但同時也帶來了多方面的問題，例如測試數(shù)據(jù)量的急劇增加和測試應(yīng)用時間的快速增長。在SoC測試中，內(nèi)建自測試(BIST，Built-inSelf-test)方法是一種很好的解決方法。內(nèi)建自測試是將全部測試資源轉(zhuǎn)移到了芯片上，通過在芯片電路內(nèi)部實現(xiàn)測試生成、測試施加、響應(yīng)分析和測試控

2、制結(jié)構(gòu)，使電路進行自身測試，從而擺脫了對昂貴的自動測試設(shè)備的依賴，進一步可以大大降低測試成本。鑒于基于折疊計數(shù)器重播種方法是一種具有很高壓縮率的BIST 方法，本文著重研究基于折疊計數(shù)器重播種方法的測試壓縮問題。
　　 本文分析了基于折疊計數(shù)器重播種的測試數(shù)據(jù)壓縮方法，它們存在測試序列過多冗余的問題，以及測試方法應(yīng)用在單掃描鏈上導(dǎo)致測試時間過長的問題，與目前測試領(lǐng)域多掃描鏈結(jié)構(gòu)不兼容的問題，在實際應(yīng)用中存在一些限制。
　　

3、 本文提出了一種基于自選擇狀態(tài)的折疊計數(shù)器BIST 方法。該方法是在折疊計數(shù)器的基礎(chǔ)上，采用LFSR 編碼折疊計數(shù)器種子并對折疊種子進行編碼，再對折疊種子展開得到折疊狀態(tài)序列，對有效的折疊狀態(tài)序列進行記錄下來并編碼，通過電路綜合工具對記錄下來的折疊序列編碼和種子編碼進行綜合得到選擇電路，綜合得到的電路可以自選擇有效的折疊狀態(tài)序列進行輸出，從而實現(xiàn)了與原測試集相容的測試模式生成，該方法通過較小的硬件開銷實現(xiàn)了較高的測試壓縮率，并且過濾冗

4、余的測試模式，節(jié)省了大量的測試時間。
　　 為了解除基于折疊計數(shù)器重播種方案應(yīng)用在單掃描鏈結(jié)構(gòu)下的限制，本文提出了一種基于并行折疊計數(shù)器重播種的測試方法。該方法通過將掃描鏈劃分為若干條長度為偶數(shù)且等長的的掃描鏈，利用LFSR和相移器的把折疊種子并行輸出到本文設(shè)計的并行折疊控制電路上，實現(xiàn)折疊種子在多掃描鏈上同時翻轉(zhuǎn)得到新的折疊狀態(tài)序列。并行的折疊計數(shù)器方法不僅能夠很好的與其他BIST方法相融合，而且能夠大幅度降低測試時間，降低測