1、隨著集成電路技術(shù)，尤其是VLSI深亞微米工藝和SoC技術(shù)的發(fā)展，集成電路設(shè)計(jì)的規(guī)模不斷膨脹、復(fù)雜程度也越來越高。而驗(yàn)證電路正確性的仿真工具的發(fā)展速度明顯滯后于集成電路制造工藝的發(fā)展速度，仿真成為整個VLSI設(shè)計(jì)周期的瓶頸。開發(fā)VLSI仿真任務(wù)內(nèi)在的并行性，合理地分配和調(diào)度資源，即并行分布式仿真是提高仿真精度和縮短仿真周期的有效途徑。本文將在邏輯級和電路級討論并行仿真問題。
　　并行分布式事件驅(qū)動仿真(PDES)的基礎(chǔ)是保證各邏輯進(jìn)

2、程間同步地仿真。本文在原有保守型同步模型Transmix的基礎(chǔ)上，設(shè)計(jì)了一個新的模型——Transmix-M，該模型是同時支持保守機(jī)制和樂觀機(jī)制的混合型同步模型，提高了系統(tǒng)中可并發(fā)仿真的邏輯進(jìn)程（LP）的數(shù)量。本文提出了新的計(jì)算mft的方法，使Transmix-M成為一個應(yīng)用透明的模型。在混合型同步模型的具體實(shí)現(xiàn)過程中，定義了擴(kuò)展虛擬時間的概念更為準(zhǔn)確地定義了保守邏輯進(jìn)程執(zhí)行的安全條件和更為有效地處理了樂觀邏輯進(jìn)程的回溯。此外，Tran

3、smix-M還支持根據(jù)系統(tǒng)的運(yùn)行狀態(tài)自適應(yīng)地改變邏輯進(jìn)程的同步機(jī)制，以避免邏輯進(jìn)程的過度阻塞或頻繁回溯。
　　混合型同步模型Transmix-M與保守型的Transmix相比，能夠提供更多可并行的邏輯進(jìn)程，但是如何分配邏輯進(jìn)程給并行環(huán)境中不同性能的處理器，屬于并行計(jì)算討論的范疇。合理劃分是提高并行仿真速度、降低通信開銷的關(guān)鍵。本文分析了已有的邏輯級電路劃分算法的優(yōu)缺點(diǎn)并選擇執(zhí)行效率高、易于實(shí)現(xiàn)的F-M算法作為算法原型，提出了TCF

4、M算法，該算法包括聚類方法和改進(jìn)的F-M算法兩部分。優(yōu)化的初始劃分可以加速F-M算法的收斂，TCFM中的兩層聚類算法實(shí)現(xiàn)對電路初始劃分的優(yōu)化，其中考慮了降低子電路間通信量和工作負(fù)載均衡等問題；TCFM中的改進(jìn)的F-M算法避免了標(biāo)準(zhǔn)F-M算法陷入局部最優(yōu)劃分的可能，實(shí)現(xiàn)了全局最優(yōu)劃分。本文采用組合邏輯ISCAS’85和時序電路ISCAS’89的Benchmark對TCFM算法進(jìn)行了評估，另外通過定義的割邊率和通信率來衡量劃分算法的通信開銷

5、。
　　在電路級并行仿真部分，本文首先描述了Transmix-M同步模型如何支持電路級仿真，然后提出依據(jù) VLSI設(shè)計(jì)的物理背景初等變換迭代過程中的Jacobi矩陣為具有塊邊界特征的形式，以便矩陣中的各子塊間可以實(shí)現(xiàn)全部和部分地并行。接著給出了求解塊邊界特征的線性方程組的顯式方法和隱式方法，并通過改進(jìn)修正因子，使改進(jìn)的隱式方法兼有顯式方法迭代步之間關(guān)聯(lián)性更強(qiáng)的優(yōu)點(diǎn)，最終能夠達(dá)到加速迭代過程的目標(biāo)。此外，針對于劃分可能帶來的奇異矩陣

6、問題提出了解決方案。
　　在電路級并行仿真的實(shí)現(xiàn)中，本文首先定義了計(jì)算負(fù)載、計(jì)算力以及效益估計(jì)等概念，用于在靜態(tài)任務(wù)分配算法和動態(tài)負(fù)載平衡算法中衡量任務(wù)負(fù)載、機(jī)器性能和判斷是否進(jìn)行負(fù)載遷移等。本文提出了一個靜態(tài)任務(wù)負(fù)載平衡算法NSLBA，并提出動態(tài)負(fù)載平衡算法進(jìn)一步提高并行效率，對動態(tài)負(fù)載平衡調(diào)度算法的調(diào)度頻度、遷移粒度、負(fù)載調(diào)度閾值等關(guān)鍵參數(shù)作了進(jìn)一步的分析。通過三個典型模擬電路的實(shí)驗(yàn)，驗(yàn)證了修正型隱式方法的收斂速度以及靜態(tài)/動